Resistor----檢流電阻的焊盤(pán)優(yōu)化

引言：電流檢測(cè)電阻有多種形狀和尺寸可供選擇，使用極低值電阻(幾mΩ或以下)時(shí)，焊錫的電阻將在檢測(cè)元件電阻中占據(jù)很大比例，結(jié)果大幅增加測(cè)量誤差。高精度應(yīng)用通常使用四引腳電阻和開(kāi)爾文連接以減少這種誤差，但是這些專(zhuān)用電阻卻可能十分昂貴。另外在測(cè)量大電流時(shí)，電阻焊盤(pán)的尺寸和設(shè)計(jì)在確定檢測(cè)精度方面起著關(guān)鍵作用。本節(jié)將描述一種優(yōu)化方案，采用一種標(biāo)準(zhǔn)的低成本雙焊盤(pán)檢測(cè)電阻(四焊盤(pán)布局)以實(shí)現(xiàn)高精度開(kāi)爾文電流檢測(cè)。（回顧Resistor-15：檢流電阻的選型和使用）

1.檢流電阻的封裝

2512封裝的常用電流檢測(cè)電阻的電阻值最低可達(dá)0.5mΩ，其最大功耗可達(dá)3W。為了展現(xiàn)最差條件下的誤差，這些試驗(yàn)采用一個(gè)0.5mΩ，精度為1%，3W的電阻，其尺寸和標(biāo)準(zhǔn)4線(xiàn)封裝如圖16-1，圖16-2所示。

圖16-1：2512標(biāo)準(zhǔn)外形尺寸

圖16-2：2512推薦標(biāo)準(zhǔn)四焊盤(pán)封裝

2.開(kāi)爾文連接

對(duì)于開(kāi)爾文檢測(cè)，必須將標(biāo)準(zhǔn)雙線(xiàn)封裝焊盤(pán)進(jìn)行拆分。以便為系統(tǒng)電流和檢測(cè)電流提供獨(dú)立的路徑。圖16-3顯示了此類(lèi)布局的一個(gè)范例：系統(tǒng)電流用紅色箭頭表示的路徑。如果使用一種簡(jiǎn)單的雙焊盤(pán)布局,則總電阻為：

為了避免增加不必要的電阻，需要把電壓檢測(cè)走線(xiàn)正確的連接到檢測(cè)電阻焊盤(pán)處。系統(tǒng)電流將在上部焊點(diǎn)導(dǎo)致顯著的壓降，但檢測(cè)電流則會(huì)在下部焊點(diǎn)，壓降可以忽略不計(jì)。可見(jiàn)這種焊盤(pán)分離方案可以消除測(cè)量中的焊點(diǎn)電阻，從而提高系統(tǒng)的總體精度。

圖16-3：常用四焊盤(pán)開(kāi)爾文連接方式

3. 優(yōu)化開(kāi)爾文封裝

圖16-3所示布局是對(duì)標(biāo)準(zhǔn)雙焊盤(pán)方案的一種顯著的改進(jìn)，但是在使用極低值電阻 (0.5mΩ或以下)時(shí)，焊盤(pán)上檢測(cè)點(diǎn)的物理位置以及流經(jīng)電阻的電流對(duì)稱(chēng)性的影響將變得更加顯著，因此檢測(cè)點(diǎn)沿著焊盤(pán)每延伸一毫米，結(jié)果都會(huì)影響有效電阻。使用高精度電流，通過(guò)比較五種定制封裝下的壓降，可以確定最佳檢測(cè)布局。

下面展示在測(cè)試PCB板上構(gòu)建的五種布局模式，分別標(biāo)記為圖16-4到圖16-8。我們盡可能把走線(xiàn)布局到沿著檢測(cè)焊盤(pán)延伸的不同位置的測(cè)試點(diǎn)，各個(gè)電阻封裝為基于2512建議封裝的標(biāo)準(zhǔn)4線(xiàn)電阻(圖16-2)，檢測(cè)點(diǎn)對(duì)(X和Y)位于焊盤(pán)外緣和內(nèi)緣(x軸)。

圖16-5類(lèi)似于圖16-4，但焊盤(pán)向內(nèi)延伸較長(zhǎng)，以便更好地覆蓋焊盤(pán)區(qū)，檢測(cè)點(diǎn)位于焊盤(pán)中心和末端。圖16-6利用焊盤(pán)兩側(cè)以提供更對(duì)稱(chēng)的系統(tǒng)電流通路，同時(shí)把檢測(cè)點(diǎn)移動(dòng)到更中心的位置，檢測(cè)點(diǎn)位于焊盤(pán)中心和末端。圖16-7與圖16-6類(lèi)似，只是系統(tǒng)電流焊盤(pán)在最靠里的點(diǎn)接合，只使用了外部檢測(cè)點(diǎn)。圖16-8為圖16-4和圖16-5的混合體，系統(tǒng)電流流過(guò)較寬的焊盤(pán)，檢測(cè)電流流過(guò)較小的焊盤(pán)，檢測(cè)點(diǎn)位于焊盤(pán)的外緣和內(nèi)緣。

圖16-4：常規(guī)開(kāi)爾文連接

圖16-5：延展焊盤(pán)開(kāi)爾文連接

圖16-6：中心兩側(cè)連接

圖16-7：中心外側(cè)連接

圖16-8：大-小焊盤(pán)連接

測(cè)試設(shè)計(jì)：使20A的高精電流通過(guò)各個(gè)電阻，同時(shí)使電阻保持在25°C。在加載電流后1秒內(nèi)，測(cè)量產(chǎn)生的差分電壓，以防止電阻溫度升高1°C以上。同時(shí)監(jiān)控各個(gè)電阻的溫度，以確保測(cè)試結(jié)果均在25°C下測(cè)得。電流為20A時(shí)，通過(guò)0.5mΩ電阻的理想壓降為10mV。表16-1列出了采用上述五種所示檢測(cè)焊盤(pán)位置測(cè)得的數(shù)據(jù)：

表16-1：實(shí)測(cè)數(shù)據(jù)

最后一欄是非開(kāi)爾文連接檢測(cè)，以對(duì)比和焊錫電阻相關(guān)的誤差。由于結(jié)果的可比較性以及各電阻偏差都在容限范圍之內(nèi)，所以得出圖16-6和圖16-7的誤差最小。圖16-6為首選封裝，因?yàn)樗淮罂赡軐?dǎo)致與元件放置容限相關(guān)的問(wèn)題。在每一種情況下，電阻外端的檢測(cè)點(diǎn)提供的結(jié)果最準(zhǔn)確，這表明這些電阻是制造商根據(jù)電阻的總長(zhǎng)度設(shè)計(jì)的。注意在未使用開(kāi)爾文檢測(cè)時(shí)，焊錫電阻相關(guān)誤差是22%，這相當(dāng)于約0.144mΩ的電阻。圖16-8展示了不對(duì)稱(chēng)焊盤(pán)布局的效應(yīng)，回流期間元件通過(guò)大量焊錫才能粘接焊盤(pán)，應(yīng)避免這種封裝。

4.結(jié)論

根據(jù)前面所示結(jié)果，最佳封裝是圖16-6（如可以高精度SMT，使用圖16-7封裝最好），其預(yù)期測(cè)量誤差小于1%。該封裝的建議尺寸如圖16-9所示：

圖16-9：最佳封裝尺寸

檢測(cè)走線(xiàn)的布局也會(huì)影響測(cè)量精度，為了實(shí)現(xiàn)最高精度，應(yīng)在電阻邊緣測(cè)量檢測(cè)電壓。建議采用圖16-10所示通孔布局，把焊盤(pán)外邊緣布局到另一層，從而避免切割主電源層。

圖16-10：建議開(kāi)爾文PCB走線(xiàn)

上述封裝可能并不適用于所有電阻，具體取決于電阻的材質(zhì)和尺寸以及檢測(cè)的場(chǎng)景。大封裝，大電流，低阻值的場(chǎng)景推薦使用如圖16-10方式。