晶振在單片機中的重要性不言而喻，但是，作為單片機中記錄工作頻率的軟件，它又是非常脆弱的。輕微的觸碰都可能導致其功能失常。因此，單片機晶振不起振也是常見現(xiàn)象。很多客戶會咨詢這方面的問題，本文就針對單片機晶振經(jīng)常遇到的問題及解決方法給大家做下介紹。

首先，我們分析引起單片機晶振不起振的原因有哪些？

1、PCB布線錯誤，現(xiàn)在的PCB不再是單一功能電路(數(shù)字或模擬電路)，而是由數(shù)字電路和模擬電路混合組成的。因此，PCB布線的時候可能出現(xiàn)問題導致晶振不起振。

(晶振電路設計考慮事項：

1.位置要選對：晶振內部是石英晶體，如果不慎掉落或受不明撞擊，石英晶體易斷裂破損，所以晶振的放置遠離板邊，靠近MCU的位置布局。

2.兩靠近：耦合電容應盡量靠近晶振的電源管腳，如果多個耦合電容，按照電源流入方向，依次容值從大到小擺放；晶振則要盡量的靠近MCU。

3.走線短：所有連接晶振輸入/輸出端的導線盡量短，以減少噪聲干擾及分布電容對晶振的影響。

使晶振、外部電容器(如果有)與 IC之間的信號線盡可能保持最短。當非常低的電流通過IC晶振振蕩器時，如果線路太長，會使它對 EMC、ESD與串擾產(chǎn)生非常敏感的影響。而且長線路還會給振蕩器增加寄生電容。

4.高獨立：盡可能保證晶振周圍的沒有其他元件。防止器件之間的互相干擾，影響時鐘和其他信號的質量。晶振周圍 1mm禁布器件，0.5mm禁布過孔走線，所有晶振下不打過孔（包括地過孔）。當心晶振和地的走線。

5.盡可能將其它時鐘線路與頻繁切換的信號線路布置在遠離晶振連接的位置。

6.外殼要接地：晶振的外殼必須要接地，除了防止晶振向外輻射，也可以屏蔽外來的干擾。

如果實際的負載電容配置不當,第一會引起線路參考頻率的誤差.另外如在發(fā)射接收電路上會使晶振的振蕩幅度下降(不在峰點),影響混頻信號的信號強度與信噪.當波形出現(xiàn)削峰,畸變時,可增加負載電阻調整(幾十K到幾百K).要穩(wěn)定波形是并聯(lián)一個1M左右的反饋電阻.)

2、單片機或晶振的質量問題;

3、負載二極管或匹配電容與晶振不匹配或者電容質量有問題;

4、PCB板受潮，導致阻抗失配而不能起振;

5、晶振電路的走線過長或兩腳之間有走線導致晶振不起振，通常我們在PCB布線時晶振電路的走線應盡量短且盡可能靠近振蕩器，嚴禁在晶振兩腳間走線;

6、晶振受外圍電路的影響而不起振。

除此之外還有其他的原因需要注意：

1、晶振的選型，選擇合適的晶振對單片機來說非常重要，我們在選擇晶振的時候至少必須考慮諧振頻點、負載電容、激勵功率、溫度特性長期穩(wěn)定性等參數(shù)。合適的晶振才能確保單片機能夠正常工作。

2、電容引起的晶振不穩(wěn)定，晶振電路中的電容C1和C2兩個電容對晶振的穩(wěn)定性有很大影響，每一種晶振都有各自的特性，所以我們必須按晶振生產(chǎn)商所提供的數(shù)值選擇外部元器件。通常在許可范圍內，C1，C2值越低越好，C值偏大雖有利于振蕩器的穩(wěn)定，但將會增加起振時間。一般情況下我們使得C2值大于C1值，這樣可使得上電時加快晶振起振。

3、單片機晶振被過分驅動引起的問題，晶振被過分驅動會漸漸損耗晶振的接觸電鍍從而引起晶振頻率的上升。我們可用一臺示波器來檢測，OSC，輸出腳，如果檢測一非常清晰的正弦波且正弦波的上限值和下限值都符合時鐘輸入需要，則晶振未被過分驅動，相反，如果正弦波形的波峰，波谷兩端被削平，而使波形成為方形，則晶振被過分驅動，這時就需要用電阻RS來防止晶振被過分驅動，判斷電阻RS值大小的最簡單的方法就是串聯(lián)一個5k或10k的微調電阻，從0開始慢慢調高，一直到正弦波不再被削平為止，通過此辦法就可以找到最接近的電阻RS值。

4、畫PCB的時候，要求晶振離它的放大電路(IC管腳)越近越好。這是由于晶振的輸出能力有限，它僅僅輸出以毫瓦為單位的電能量。在IC(集成電路)內部，通過放大器將這個信號放大幾百倍甚至上千倍才能正常使用。晶振和IC間一般是通過銅走線相連的，這根走線可以看成一段電容或數(shù)段導線，導線在切割磁力線的時候會產(chǎn)生電流，導線越長，產(chǎn)生的電流越強。

晶振就好比是單片機的心臟，晶振為單片機提供基本的時鐘信號，通常一個系統(tǒng)內都是共用一個晶振，一但晶振失常，那單片機也就不能正常工作。如果你發(fā)現(xiàn)單片機無法正常工作，那有很大部分原因是晶振造成的。