據(jù)最新報(bào)道,Cadence Design Systems 的工具已通過(guò) Samsung Ondry 2nm 工藝的數(shù)字、定制模擬和背面布線認(rèn)證。
數(shù)字和定制模擬設(shè)計(jì)流程經(jīng)過(guò)了 SF2 2nm 和 SF3 3nm 工藝認(rèn)證,而完整的背面布線解決方案則為移動(dòng)、汽車、人工智能和超大規(guī)模應(yīng)用提供了下一代高性能芯片。
背面實(shí)施流程已通過(guò)成功的 SF2 測(cè)試芯片流片得到驗(yàn)證。這是 2nm 設(shè)計(jì)的一項(xiàng)關(guān)鍵功能,但可能會(huì)受到三星、英特爾和臺(tái)積電缺乏布線的限制,而是在晶圓背面布線并使用過(guò)孔連接電源線。
該認(rèn)證意味著工程師可以使用定制和模擬工具(包括基于 AI 的 Virtuoso Studio),根據(jù)經(jīng)過(guò)認(rèn)證的 SF2 和 SF3 流程,使用 PDK 設(shè)計(jì) IC。
該流程包括 Genus 綜合解決方案、Modus DFT 軟件解決方案、Innovus 實(shí)施系統(tǒng)、Quantus 提取解決方案和 Quantus 場(chǎng)求解器、Tempus 時(shí)序簽核解決方案和 Tempus ECO 選項(xiàng)、Pegasus 驗(yàn)證系統(tǒng)、Liberate 表征產(chǎn)品組合、Voltus IC 電源完整性解決方案和 Cadence Cerebrus 智能芯片瀏覽器。
單元交換支持可幫助設(shè)計(jì)人員對(duì)齊單元引腳以進(jìn)行直接連接,以節(jié)省布線資源,同時(shí)支持各種組合的混合行解決方案,以最大限度地提高基于區(qū)域的設(shè)計(jì)規(guī)則,以及使用掩模移位單元和水平單元放置和細(xì)化走線的能力半履帶移動(dòng)單元以減少位移。由于通過(guò)訂書(shū)釘插入增強(qiáng)型、修剪感知功能,還支持各種直線標(biāo)準(zhǔn)單元,以實(shí)現(xiàn)更高的密度并減少 IR 降。
背面布線依賴于 Innovus GigaPlace 引擎,該引擎可自動(dòng)放置并合法化納米硅通孔 (nTSV) 結(jié)構(gòu),從而實(shí)現(xiàn)正面和背面層之間的連接。Innovus GigaOpt 引擎將背面層用于時(shí)序關(guān)鍵的長(zhǎng)線,以提高芯片性能,而 Innovus NanoRoute 引擎本質(zhì)上支持基于該技術(shù)的庫(kù)交換格式 (LEF) 中的規(guī)則的背面布線。
Quantus 提取解決方案完全支持背面層,使 Tempus 時(shí)序解決方案能夠簽核正面和背面層混合的設(shè)計(jì),從而降低配電網(wǎng)上的壓降并提高正面金屬層的可布線性。
三星電子代工設(shè)計(jì)技術(shù)團(tuán)隊(duì)副總裁 Sangyun Kim 表示:“通過(guò)與 Cadence 的持續(xù)合作,我們不斷尋找新方法來(lái)幫助我們共同的客戶加速下一代設(shè)計(jì)創(chuàng)新?!?“這一背面設(shè)計(jì)流程的成功推出,得到了 Cadence 數(shù)字流程的全面支持,讓客戶能夠從我們先進(jìn)的 SF2 技術(shù)中獲益?!?/p>
Cadence 數(shù)字與簽核集團(tuán)公司副總裁 Vivek Mishra 表示:“設(shè)計(jì)人員可以利用我們與 Samsung Foundry 在完整 RTL 到 GDS 流程和 SF2 技術(shù)方面的合作來(lái)加快產(chǎn)品上市速度?!?“我們已經(jīng)看到了成功的流片,我們期待看到我們的客戶使用我們的最新技術(shù)取得更多的設(shè)計(jì)成功?!?/p>
定制/模擬設(shè)計(jì)工具為客戶提供了多種優(yōu)勢(shì),例如更好的拐角模擬管理、統(tǒng)計(jì)分析、設(shè)計(jì)中心和電路優(yōu)化;支持現(xiàn)代計(jì)算場(chǎng)以及私有和公共云配置上的并行操作;整個(gè)布局環(huán)境具有更好的性能和可擴(kuò)展性;混合信號(hào) OpenAccess 設(shè)計(jì)套件,可與 Innovus 實(shí)施的布局布線引擎無(wú)縫集成,從而提高結(jié)果質(zhì)量;總結(jié)了 EM-IR 信息,其中突出顯示了電阻值、金屬層、寬度和長(zhǎng)度信息的違規(guī)情況和詳細(xì)信息;以及有關(guān)電路性能和可靠性的反饋。
“通過(guò)我們與 Cadence 的最新合作,我們看到早期客戶利用 Cadence 認(rèn)證的設(shè)計(jì)流程以及我們先進(jìn)的 SF2 和 SF3 工藝技術(shù)提高了生產(chǎn)力,”Kim 說(shuō)?!敖柚碌?PDK,我們使下一代移動(dòng)、汽車、人工智能和超大規(guī)模設(shè)計(jì)的開(kāi)發(fā)人員能夠更輕松地采用我們的技術(shù)并更快地將創(chuàng)新推向市場(chǎng)。”
-
芯片
+關(guān)注
關(guān)注
459文章
51965瀏覽量
434031 -
電源完整性
+關(guān)注
關(guān)注
9文章
217瀏覽量
21050 -
三星
+關(guān)注
關(guān)注
1文章
1679瀏覽量
32212
原文標(biāo)題:三星2nm,走向背面供電
文章出處:【微信號(hào):芯長(zhǎng)征科技,微信公眾號(hào):芯長(zhǎng)征科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
2nm突圍,背面供電技術(shù)的首個(gè)戰(zhàn)場(chǎng)

三星在4nm邏輯芯片上實(shí)現(xiàn)40%以上的測(cè)試良率
手機(jī)芯片進(jìn)入2nm時(shí)代,首發(fā)不是蘋(píng)果?
三星2025年晶圓代工投資減半
三星電子1c nm內(nèi)存開(kāi)發(fā)良率里程碑推遲
三星重啟1b nm DRAM設(shè)計(jì),應(yīng)對(duì)良率與性能挑戰(zhàn)
三星芯片代工新掌門:先進(jìn)與成熟制程并重
三星加速2nm及1.4nm制程投資
消息稱三星電子再獲2nm訂單
三星BSPDN技術(shù)引領(lǐng)芯片創(chuàng)新:尺寸縮減17%,能效提升15%
三星奪得首個(gè)2nm芯片代工大單,加速AI芯片制造競(jìng)賽
三星展望2027年:1.4nm工藝與先進(jìn)供電技術(shù)登場(chǎng)
三星擬升級(jí)美國(guó)晶圓廠至2nm制程,與臺(tái)積電競(jìng)爭(zhēng)尖端市場(chǎng)
三星與新思科技攜手,備戰(zhàn)2nm工藝量產(chǎn)
三星公布最新工藝路線圖

評(píng)論