在集成電路領(lǐng)域中,深寬比被定義為刻蝕深度與刻蝕圖形CD(Criticlal Dimension)的比值。CD是IC制造中的一個(gè)重要指標(biāo),通常與刻蝕的特征圖形的尺寸相關(guān)聯(lián),包括有淺槽隔離的間隙、晶體管的溝道長度、金屬互聯(lián)線的寬度等。隨著高密度集成電路特征尺寸的不斷減小,對于高深寬比的間隙進(jìn)行均勻、無空洞,填充淀積工藝顯得至關(guān)重要。
以3D NAND為例,其復(fù)雜結(jié)構(gòu)需要高的深寬比鍍膜工藝,例如疊層沉積、高深寬比通道/通孔沉積和臺(tái)階沉積等等。這類非平面結(jié)構(gòu)對沉積工藝的要求很高,常見的物理氣相沉積(PVD)/化學(xué)氣相沉積(CVD)的成核生長機(jī)制已經(jīng)難以滿足。
ALD與其他制膜技術(shù)對比(圖片來源網(wǎng)絡(luò))
不同于傳統(tǒng)的沉積方式,原子層沉積(ALD)的反應(yīng)機(jī)制是逐層飽和反應(yīng),這種表面反應(yīng)具有自限性,通過累積重復(fù)這種自限性可以制備所需精確厚度的膜層,并且具有良好的臺(tái)階覆蓋率及厚度均勻性,連續(xù)生長可以獲得致密性高的納米薄膜。
使用TiCl4和H2O制備的TiO2(圖片來源網(wǎng)絡(luò))
基于表面飽和化學(xué)性吸附及自我限制的反應(yīng)機(jī)制,原子層沉積(ALD)擁有下列優(yōu)點(diǎn):
通過對生長循環(huán)數(shù)的控制,可以精確控制目標(biāo)膜厚
通過對前驅(qū)體流量的穩(wěn)定性/均勻性控制,可獲得較高致密性的薄膜
對于具有高深寬比結(jié)構(gòu)的器件/材料,ALD具備良好的側(cè)壁覆蓋能力和階梯覆蓋能力,沉積保形性較好
結(jié)合原磊技術(shù)團(tuán)隊(duì)成員多年的經(jīng)驗(yàn)積累,并經(jīng)過不斷的優(yōu)化和實(shí)踐,原磊將ALD在深寬比器件制造的理論優(yōu)勢,用自己的技術(shù)和產(chǎn)品充分展現(xiàn)出來。原磊第二代研發(fā)型ALD設(shè)備Elegant-Y/A系類產(chǎn)品,在不改變腔體的前提下滿足O3/Plasma/Thermal三種工藝的任意切換。針對高深寬比結(jié)構(gòu)的材料/器件,設(shè)計(jì)了獨(dú)有的FV-ALD工藝,給反應(yīng)前驅(qū)體提供一個(gè)更加穩(wěn)定的腔內(nèi)氣流環(huán)境,針對高深寬比的結(jié)構(gòu),有效擴(kuò)大了階梯覆蓋能力以及樣品表面膜層的均勻性,可以實(shí)現(xiàn)深寬比1:1000的溝道內(nèi)Al2O3、HfO2和TiN的均勻致密沉積。
ELEGANT II-Y300
圖1展示了Elegant-Y300系列ALD產(chǎn)品在Floating型溝道結(jié)構(gòu)內(nèi)沉積25nm HfO2薄膜的SEM圖片。圖2中展示了放大倍數(shù)的HfO2薄膜,可清晰地看到其致密均勻的沉積效果。.
Figure 1:高深寬比為1:1000溝道結(jié)構(gòu)25nm-HfO2薄膜的SEM結(jié)果
Figure 2:高深寬比為1:1000溝道結(jié)構(gòu)25nm-HfO2薄膜厚度測試結(jié)果
經(jīng)過前期大量的工藝驗(yàn)證和研發(fā),我司也摸索出一系列ALD制備氧化物、氮化物和金屬的成熟工藝,包括:
氧化物
Al2O3、TiO2、SiO2、HfO2、Ta2O5、ZrO2、ZnO、SnO2、La2O3
金屬
Fe、Ag、Co、Ni、Cu、Ru、Pt
氮化物
多元材料
TiN、TiC、GaN、AlN、HfON、LaAlO3、MnN、TaN、WN、Si3N4等
我司目前主要產(chǎn)品是研發(fā)和量產(chǎn)型原子層沉積(ALD)設(shè)備,其中GRACE MX系列和ELEGANT II-A系列機(jī)型均可成熟量產(chǎn)。
GRACE MX系列
原磊自主研發(fā)的第一代多層平板式原子層薄膜沉積(ALD)系統(tǒng)。支持全方位的工藝開發(fā),且最大可容納樣品尺寸及層數(shù)可根據(jù)客戶需求量身定制。
成熟量產(chǎn)型機(jī)臺(tái),可使用標(biāo)準(zhǔn)或自定義的 Cassette一次性裝載25片6/8寸英寸晶圓。在化合物半導(dǎo)體領(lǐng)域,我司利用ALD技術(shù)開發(fā)出獨(dú)特的處理工藝-即ISSET技術(shù),能夠大幅提升功率器件的電學(xué)性能。
審核編輯:劉清
-
集成電路
+關(guān)注
關(guān)注
5392文章
11624瀏覽量
363205 -
晶體管
+關(guān)注
關(guān)注
77文章
9746瀏覽量
138918 -
PVD
+關(guān)注
關(guān)注
4文章
50瀏覽量
17053 -
CVD
+關(guān)注
關(guān)注
1文章
76瀏覽量
10780
原文標(biāo)題:【求是緣技術(shù)沙龍】ALD在高深寬比器件制造上不可替代的應(yīng)用
文章出處:【微信號:TruthSemiGroup,微信公眾號:求是緣半導(dǎo)體聯(lián)盟】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
半導(dǎo)體薄膜沉積技術(shù)的優(yōu)勢和應(yīng)用
ALD和ALE核心工藝技術(shù)對比
![<b class='flag-5'>ALD</b>和ALE核心工藝技術(shù)對比](https://file1.elecfans.com/web3/M00/06/F3/wKgZPGeRo12AFAPbAAAmFTDUZ_w601.png)
半導(dǎo)體制造里的ALD工藝:比“精”更“精”!
![半導(dǎo)體<b class='flag-5'>制造</b>里的<b class='flag-5'>ALD</b>工藝:<b class='flag-5'>比</b>“精”更“精”!](https://file1.elecfans.com/web3/M00/06/98/wKgZPGeNxqKAdDbnAABi_mVR0Xs418.png)
原子層沉積(ALD, Atomic Layer Deposition)詳解
![原子層沉積(<b class='flag-5'>ALD</b>, Atomic Layer Deposition)詳解](https://file1.elecfans.com/web3/M00/06/5A/wKgZO2eJxwKAWLAFAAAaS_fWCg4172.png)
RS-ALD技術(shù)制備的Al2O3薄膜在TOPCon電池邊緣鈍化中的應(yīng)用研究
![RS-<b class='flag-5'>ALD</b>技術(shù)制備的Al2O3薄膜<b class='flag-5'>在</b>TOPCon電池邊緣鈍化中的應(yīng)用研究](https://file1.elecfans.com/web2/M00/90/B6/wKgaomTcZGeAJZInAAAfzRiM67Q313.png)
【「大話芯片制造」閱讀體驗(yàn)】+ 芯片制造過程和生產(chǎn)工藝
用平面錐制造100μm深10μm寬的高縱橫比硅通孔
![用平面錐<b class='flag-5'>制造</b>100μm深10μm<b class='flag-5'>寬</b>的高縱橫<b class='flag-5'>比</b>硅通孔](https://file1.elecfans.com/web3/M00/01/A3/wKgZO2dWsLqAF2eVAABm-6BQ-qE631.png)
拓荊科技:超高深寬比溝槽填充CVD產(chǎn)品首臺(tái)已通過客戶驗(yàn)證
在Keystone II器件上使用Arm ROM引導(dǎo)加載程序
![<b class='flag-5'>在</b>Keystone II<b class='flag-5'>器件</b><b class='flag-5'>上</b>使用Arm ROM引導(dǎo)加載程序](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
功率半導(dǎo)體器件測試解決方案
![功率半導(dǎo)體<b class='flag-5'>器件</b>測試解決方案](https://file1.elecfans.com/web2/M00/07/07/wKgaombiSCyABhFKAANDLdfizhg584.jpg)
評論