狀態(tài)機(jī)往往是FPGA 開(kāi)發(fā)的主力。選擇合適的架構(gòu)和實(shí)現(xiàn)方法將確保您獲得一款最佳解決方案。

FPGA 常常用于執(zhí)行基于序列和控制的行動(dòng)， 比如實(shí)現(xiàn)一個(gè)簡(jiǎn)單的通信協(xié)議。對(duì)于設(shè)計(jì)人員來(lái)說(shuō)，滿足這些行動(dòng)和序列要求的最佳方法則是使用狀態(tài)機(jī)。狀態(tài)機(jī)是在數(shù)量有限的狀態(tài)之間進(jìn)行轉(zhuǎn)換的邏輯結(jié)構(gòu)。一個(gè)狀態(tài)機(jī)在某個(gè)特定的時(shí)間點(diǎn)只處于一種狀態(tài)。但在一系列觸發(fā)器的觸發(fā)下，將在不同狀態(tài)間進(jìn)行轉(zhuǎn)換。理論上講，狀態(tài)機(jī)可以分為Moore 狀態(tài)機(jī)和Mealy 狀態(tài)機(jī)兩大類。它們之間的差異僅在于如何生成狀態(tài)機(jī)的輸出。Moore 狀態(tài)機(jī)的輸出僅為當(dāng)前狀態(tài)的函數(shù)。典型的例子就是計(jì)數(shù)器。而Mealy 狀態(tài)機(jī)的輸出是當(dāng)前狀態(tài)和輸入的函數(shù)。典型的例子就是Richards 控制器.

定義狀態(tài)機(jī)
當(dāng)需要定義一個(gè)狀態(tài)機(jī)時(shí)，首先要繪制一張狀態(tài)圖。狀態(tài)圖可用來(lái)顯示狀態(tài)、狀態(tài)間的轉(zhuǎn)換和狀態(tài)機(jī)的輸出。圖1 顯示了Moore 狀態(tài)機(jī)的狀態(tài)圖（左）和Mealy 狀態(tài)機(jī)的狀態(tài)圖（右）。

如果您要在物理組件中實(shí)現(xiàn)這些狀態(tài)圖（工程師在FPGA問(wèn)世之前就是這么做的），首先就得生成當(dāng)前狀態(tài)和后續(xù)狀態(tài)表，然后生成實(shí)現(xiàn)狀態(tài)機(jī)所需的邏輯。不過(guò)由于我們將使用FPGA來(lái)實(shí)現(xiàn)設(shè)計(jì)，因此我們可以直接從狀態(tài)轉(zhuǎn)換圖開(kāi)始工作。

算法狀態(tài)圖
雖然有許多狀態(tài)機(jī)是使用圖1 所示的狀態(tài)圖方法進(jìn)行設(shè)計(jì)的，但另外還有一種描述狀態(tài)機(jī)行為的方法，這就是算法狀態(tài)圖法。ASM 圖（圖2）在外觀上更加接近軟件工程流程圖。它由三個(gè)基本部分構(gòu)成：
1. 狀態(tài)框。它與狀態(tài)名稱有關(guān)，并包含Moore 狀態(tài)輸出列表。
2. 決策框。如果檢驗(yàn)?zāi)硹l件為真，則進(jìn)行下一狀態(tài)的判斷。
3. 條件輸出框。讓狀態(tài)機(jī)根據(jù)當(dāng)前狀態(tài)和輸入描述Mealy輸出。

一些工程師認(rèn)為，如果使用VHDL 等硬件描述語(yǔ)言，則采用ASM 格式進(jìn)行描述的狀態(tài)機(jī)更易于映射到實(shí)現(xiàn)方案中。

MOORE 和MEALY：應(yīng)該選擇哪個(gè)？
實(shí)現(xiàn)Moore 狀態(tài)機(jī)還是Mealy 狀態(tài)機(jī)，取決于狀態(tài)機(jī)需要實(shí)現(xiàn)的功能，以及特定的反應(yīng)次數(shù)要求。兩種狀態(tài)機(jī)之間的最大差別在于狀態(tài)機(jī)如何對(duì)輸入做出反應(yīng)。在輸入和設(shè)置的適當(dāng)輸出之間，Moore 狀態(tài)機(jī)一般有一個(gè)時(shí)鐘周期的延遲。這就意味著Moore 狀態(tài)機(jī)無(wú)法對(duì)輸入變化立即做出反應(yīng)，這點(diǎn)在圖3中可以清楚地看到。而Mealy 狀態(tài)機(jī)則能夠立即對(duì)輸入做出反應(yīng)，這通常意味著：實(shí)現(xiàn)相同的函數(shù)，Mealy 狀態(tài)機(jī)比Moore狀態(tài)機(jī)需要更少的狀態(tài)。Mealy 狀態(tài)機(jī)的不足之處就是在與另一個(gè)狀態(tài)機(jī)進(jìn)行通信時(shí)，如果輸出出乎意料地嚴(yán)重依賴于其它事件的序列或時(shí)序，就可能會(huì)發(fā)生紊亂情況。

當(dāng)然，并非只能使用單純的Moore狀態(tài)機(jī)或Mealy 狀態(tài)機(jī)，也可以將這兩種狀態(tài)機(jī)混合使用，從而更有效地實(shí)現(xiàn)所需的函數(shù)。比如說(shuō)，用于接收RS232 串行數(shù)據(jù)的狀態(tài)機(jī)就可以是混合機(jī)。

實(shí)現(xiàn)狀態(tài)機(jī)
使用VHDL 這樣的高級(jí)語(yǔ)言，可以輕松地直接從狀態(tài)圖實(shí)現(xiàn)狀態(tài)機(jī)。VHDL 支持多種枚舉類型，方便您定義實(shí)際的狀態(tài)名稱。舉例如下：

上面的類型定義對(duì)應(yīng)的是圖1 中所示的狀態(tài)圖，即用于在按下按鈕時(shí)切換發(fā)光二極管開(kāi)/ 關(guān)的狀態(tài)機(jī)。

實(shí)現(xiàn)狀態(tài)機(jī)有許多種方法，可分為兩類基本方法。第一類基本方法就是一次性將所有內(nèi)容集成到單個(gè)進(jìn)程中。第二類基本方法是雙進(jìn)程法，將組合邏輯和順序邏輯分開(kāi)。

一般來(lái)說(shuō)，大多數(shù)工程師都傾向于實(shí)現(xiàn)單進(jìn)程狀態(tài)機(jī)。與傳統(tǒng)上講授的雙進(jìn)程法相比，這種方法具有以下優(yōu)勢(shì)：
? 可以避免組合過(guò)程中信號(hào)覆蓋不完全造成的閉鎖風(fēng)險(xiǎn)。
? 狀態(tài)機(jī)的輸出與時(shí)鐘保持同步。
? 通常比雙進(jìn)程實(shí)現(xiàn)方案更容易調(diào)試。

無(wú)論您決定采用哪一種方法來(lái)實(shí)現(xiàn)狀態(tài)機(jī)，都需要使用CASE 語(yǔ)句來(lái)評(píng)估下一狀態(tài)的判定和任何輸出，如圖4 所示。該圖并行比較了使用單進(jìn)程法的Moore 狀態(tài)機(jī)（ 左） 和Mealy 狀態(tài)機(jī)（右）。

狀態(tài)機(jī)編碼
狀態(tài)變量存儲(chǔ)在觸發(fā)器中，使用下一時(shí)鐘邊緣上的下一狀態(tài)進(jìn)行更新（即使沒(méi)有狀態(tài)變化也是如此）。如何使用觸發(fā)器來(lái)表示狀態(tài)值具體取決于狀態(tài)的數(shù)量和是否選擇用某種特定的方法來(lái)管理綜合工具。狀態(tài)編碼最常見(jiàn)的三種類型是：
? 順序碼——狀態(tài)編碼遵循傳統(tǒng)的狀態(tài)二進(jìn)制序列。
? 格雷碼——除了狀態(tài)編碼使用格雷碼，且狀態(tài)編碼串
之間只有一個(gè)位變化外，其它基本與順序編碼方法類似。
? 獨(dú)熱碼——這種方法在狀態(tài)機(jī)中為每一種狀態(tài)分配一個(gè)觸發(fā)器。只有一個(gè)觸發(fā)器當(dāng)前設(shè)置為高位，其余均設(shè)置為低位。故稱為“獨(dú)熱”。

順序編碼和格雷編碼都需要一定數(shù)量的觸發(fā)器，可以通過(guò)下列等式來(lái)確定：

相比之下，獨(dú)熱編碼法所需的觸發(fā)器數(shù)量和狀態(tài)數(shù)量一樣多。

狀態(tài)編碼的自動(dòng)分配取決于狀態(tài)機(jī)所包含的狀態(tài)數(shù)量。同時(shí)還需要考慮您選擇使用的綜合工具。您可以根據(jù)下列經(jīng)驗(yàn)法則來(lái)選取編碼方法：
? 順序：少于5 種狀態(tài)。
? 獨(dú)熱：5-50 種狀態(tài)。
? 格雷：多于50 種狀態(tài)。

一般情況下您不必去考慮使用哪一種狀態(tài)編碼方法，而是讓綜合引擎工具確定合適的實(shí)現(xiàn)方案，只在選擇的方法出現(xiàn)問(wèn)題時(shí)進(jìn)行考慮。但是，如果您要全盤(pán)自行掌控，并定義狀態(tài)編碼方法，也沒(méi)必要手動(dòng)操作，只需使用狀態(tài)編碼為每一種狀態(tài)設(shè)定常數(shù)即可。相反地，可以使用代碼中的一個(gè)屬性來(lái)驅(qū)動(dòng)綜合工具，從而選擇特定的編碼方法。具體如下所示：

其中“sequential”也可以是“gray”和“onehot”。您還可以通過(guò)結(jié)合使用“safe”屬性來(lái)確保在狀態(tài)機(jī)進(jìn)入非法狀態(tài)時(shí)能夠恢復(fù)到有效狀態(tài)。

另外，您也可以使用syn_encoding 屬性直接定義狀態(tài)編碼的值。例如，假設(shè)您想要使用下列狀態(tài)編碼法來(lái)對(duì)三態(tài)狀態(tài)機(jī)進(jìn)行編碼：Idle = “11,” led_on = “10,” led_off = “01（與較傳統(tǒng)的順序“00”、“01”和“10”不同）：

前面給出的等式可確定狀態(tài)機(jī)實(shí)現(xiàn)方案所需的觸發(fā)器數(shù)量。由于不是所有的狀態(tài)機(jī)都是2 的冪次方，因此某些狀態(tài)在設(shè)計(jì)中將不會(huì)用到。實(shí)現(xiàn)狀態(tài)機(jī)的工程師必須負(fù)責(zé)確保未使用的狀態(tài)在設(shè)計(jì)中得到妥善處理。可以采用幾種適用于多種設(shè)計(jì)的基本技巧來(lái)實(shí)現(xiàn)這一目標(biāo)。對(duì)于高度可靠的安全關(guān)鍵型設(shè)計(jì)，則需要采用其它更高級(jí)的技巧。（參見(jiàn)Xcell 雜志第73 期刊登的深度文章《在關(guān)鍵任務(wù)系統(tǒng)中使用FPGA》。該文章著重闡述狀態(tài)機(jī)保護(hù)問(wèn)題。）

不過(guò)對(duì)于大多數(shù)應(yīng)用來(lái)說(shuō)，只需要確保狀態(tài)機(jī)能夠妥善地處理未使用的狀態(tài)并在進(jìn)入非法狀態(tài)時(shí)能夠正確地恢復(fù)。要做到這一點(diǎn)有兩種主要的方法。第一種方法是使用綜合工具實(shí)現(xiàn)一個(gè)安全的狀態(tài)機(jī)。綜合工具通常會(huì)插入額外的邏輯，用于檢測(cè)非法狀態(tài)并將狀態(tài)機(jī)返回到有效狀態(tài)。第二種方法是加強(qiáng)對(duì)實(shí)現(xiàn)邏輯的控制，聲明所有2 的冪次方狀態(tài)機(jī)的狀態(tài)，并使用另一屬性來(lái)確保即便是在沒(méi)有入口條件下，2 的冪次方狀態(tài)機(jī)的狀態(tài)也不會(huì)被優(yōu)化掉。這意味著除非出錯(cuò)（單粒子翻轉(zhuǎn)等），狀態(tài)機(jī)內(nèi)部的任何條件都不會(huì)進(jìn)入狀態(tài)。下面的代碼顯示了通過(guò)使用屬性以防止清除未使用的狀態(tài)。

簡(jiǎn)而言之，安全高效的狀態(tài)機(jī)設(shè)計(jì)對(duì)于任何使用FPGA的工程師而言都是一項(xiàng)重要技能。選擇Moore 狀態(tài)機(jī)、Mealy
狀態(tài)機(jī)還是混合機(jī)取決于整個(gè)系統(tǒng)的需求。無(wú)論選擇哪種類型的狀態(tài)機(jī)，充分掌握實(shí)現(xiàn)方案所需的工具和技巧，將確保您實(shí)現(xiàn)最佳解決方案。

有你想看的精彩 至芯科技-FPGA就業(yè)培訓(xùn)來(lái)襲！你的選擇開(kāi)啟你的高薪之路！7月12號(hào)北京中心開(kāi)課、歡迎咨詢！ 至芯科技奮斗的小孩之verilog 基礎(chǔ)語(yǔ)法 基于matlab FPGA verilog的FIR濾波器設(shè)計(jì)

掃碼加微信邀請(qǐng)您加入FPGA學(xué)習(xí)交流群

歡迎加入至芯科技FPGA微信學(xué)習(xí)交流群，這里有一群優(yōu)秀的FPGA工程師、學(xué)生、老師、這里FPGA技術(shù)交流學(xué)習(xí)氛圍濃厚、互分享、相互幫助、叫上小伙伴一起加入吧

點(diǎn)個(gè)在看你最好看