電子發(fā)燒友報(bào)道（文/黃晶晶）芯耀輝是國(guó)內(nèi)領(lǐng)先的專注先進(jìn)工藝接口IP的廠商，過去一年推出了DDR5、LPDDR5、PCIe5等行業(yè)最新先進(jìn)接口協(xié)議標(biāo)準(zhǔn)的性能優(yōu)異、兼容性強(qiáng)、可靠性高的接口IP，以及UCIe標(biāo)準(zhǔn)和Chiplet標(biāo)準(zhǔn)最新IP，達(dá)到業(yè)界領(lǐng)先的性能指標(biāo)，得到眾多客戶認(rèn)可和采用。公司團(tuán)隊(duì)接近400人，是國(guó)內(nèi)規(guī)模最大的IP廠商之一。芯耀輝還是唯一一家參與制定國(guó)內(nèi)首個(gè)原生Chiplet標(biāo)準(zhǔn)的IP廠商。

在第三屆中國(guó)集成電路設(shè)計(jì)創(chuàng)新大會(huì)暨IC應(yīng)用博覽會(huì)高峰論壇期間，芯耀輝董事長(zhǎng)曾克強(qiáng)接受電子發(fā)燒友網(wǎng)等行業(yè)媒體采訪，暢談公司近況以及接口IP的市場(chǎng)機(jī)會(huì)等話題。

圖:芯耀輝董事長(zhǎng)曾克強(qiáng)

芯耀輝打造全面的接口IP產(chǎn)品組合

芯耀輝成立之初，正是看到了國(guó)內(nèi)IP基礎(chǔ)過于薄弱，我們希望能夠幫助客戶、產(chǎn)業(yè)和國(guó)家解決“卡脖子”難題。特別是針對(duì)先進(jìn)工藝、高速傳輸?shù)慕涌贗P，此前國(guó)內(nèi)廠商涉足不多。

雖然當(dāng)前國(guó)內(nèi)已經(jīng)有不少USB2.0、USB2.1、DDR3、DDR4等傳統(tǒng)接口協(xié)議標(biāo)準(zhǔn)的IP產(chǎn)品，但I(xiàn)P領(lǐng)域主要的競(jìng)爭(zhēng)力在于高端產(chǎn)品的不斷突破，以及覆蓋主流應(yīng)用的產(chǎn)品組合。曾克強(qiáng)表示，不同應(yīng)用的客戶往往需要多個(gè)不同標(biāo)準(zhǔn)的接口IP，目前國(guó)產(chǎn)廠商中能提供覆蓋所有主流應(yīng)用的各種不同協(xié)議標(biāo)準(zhǔn)接口IP的只有我們。而且，我們能夠提供支持DDR5、PCIe5.0、SerDes、UCIe等行業(yè)最新先進(jìn)接口協(xié)議標(biāo)準(zhǔn)的性能優(yōu)異、兼容性強(qiáng)、可靠性高的接口IP。

在產(chǎn)品組合齊全的基礎(chǔ)上是性能參數(shù)的比拼。接口IP是采用國(guó)際組織定義的接口標(biāo)準(zhǔn)協(xié)議，無論是USB還是MIPI，其對(duì)功能及性能有標(biāo)準(zhǔn)的規(guī)范和要求，而芯耀輝的接口IP產(chǎn)品除了優(yōu)于協(xié)議標(biāo)準(zhǔn)要求的性能指標(biāo)外，還具有兼容性強(qiáng)、可靠性高、極佳的PPA、高靈活性、高可實(shí)現(xiàn)性等優(yōu)勢(shì)，同時(shí)公司核心團(tuán)隊(duì)積累了十幾二十幾年的行業(yè)經(jīng)驗(yàn)，能夠在不同產(chǎn)品應(yīng)用上幫助客戶芯片一次量產(chǎn)成功。這是IP廠商和應(yīng)用端客戶一起打磨、迭代的過程。

目前，芯耀輝在車規(guī)領(lǐng)域已經(jīng)獲得ISO 26262:2018半導(dǎo)體功能安全ASIL D流程認(rèn)證，并已建立起完全符合功能安全的產(chǎn)品開發(fā)和管理流程體系。而在可靠性方面，芯耀輝的車規(guī)級(jí)接口IP產(chǎn)品滿足AEC-Q100的嚴(yán)格認(rèn)證要求。據(jù)透露，國(guó)內(nèi)多家車規(guī)芯片廠商也采用了芯耀輝的接口IP。

曾克強(qiáng)表示，芯耀輝成立以來在研發(fā)上深度投入，去年自研的先進(jìn)工藝IP推向市場(chǎng)后，獲得各應(yīng)用領(lǐng)域頭部客戶的采用，基本打破了外商長(zhǎng)期壟斷的格局。在接口IP的全面完整性、先進(jìn)性、兼容性、可靠性等各個(gè)方面，我們已經(jīng)與其它IP廠商拉開了相當(dāng)大的距離。

Chiplet與AI落地的挑戰(zhàn)與機(jī)會(huì)

日前，由中科院計(jì)算所牽頭成立的中國(guó)計(jì)算機(jī)互連技術(shù)聯(lián)盟(CCITA)聯(lián)合芯耀輝等集成電路企業(yè)和專家共同主導(dǎo)定義了小芯片接口總線技術(shù)要求，這是中國(guó)首個(gè)原生Chiplet標(biāo)準(zhǔn)。曾克強(qiáng)認(rèn)為，國(guó)內(nèi)在實(shí)現(xiàn)Chiplet落地上面臨三個(gè)挑戰(zhàn)。
第一是純技術(shù)挑戰(zhàn)，包括需要高規(guī)格接口IP技術(shù)，多個(gè)小芯片連接需要接口IP做到低延時(shí)、高效傳輸速率，解決熱管理和功耗分配問題。

第二是生態(tài)系統(tǒng)挑戰(zhàn)，落地商用Chiplet技術(shù)需要建立一個(gè)完整的生態(tài)系統(tǒng)，需要產(chǎn)業(yè)鏈上不同供應(yīng)商和合作伙伴之間密切合作、齊頭并進(jìn)，任一環(huán)節(jié)薄弱都將導(dǎo)致Chiplet技術(shù)無法落地。

第三是標(biāo)準(zhǔn)化挑戰(zhàn)。目前國(guó)際大廠如AMD和英偉達(dá)都有超大規(guī)模芯片集群，芯片互聯(lián)的標(biāo)準(zhǔn)都由自己制定。由于Chiplet技術(shù)涉及多個(gè)獨(dú)立芯片的組合，缺乏統(tǒng)一的標(biāo)準(zhǔn)可能導(dǎo)致互操作問題。所以，需要建立一致的接口和通信標(biāo)準(zhǔn)，確保不同供應(yīng)商的芯片可以無縫集成和順暢工作。針對(duì)中外工藝代差和國(guó)際大廠標(biāo)準(zhǔn)割裂，國(guó)內(nèi)需要適合國(guó)內(nèi)產(chǎn)業(yè)鏈及需求的統(tǒng)一的互聯(lián)標(biāo)準(zhǔn)。

人工智能的發(fā)展對(duì)數(shù)據(jù)帶寬要求更大，傳輸速率要求更高，而延遲需要更低。在人工智能應(yīng)用領(lǐng)域，芯耀輝的DDR5、PCle5.0等相關(guān)接口IP產(chǎn)品都是業(yè)內(nèi)最先進(jìn)的水平，已經(jīng)有客戶導(dǎo)入使用。尤其是DDR5接口IP超越了同等工藝下業(yè)界最高速率。

曾克強(qiáng)表示，由于先進(jìn)工藝的受限，提升芯片性能，要由以前只是在電路上優(yōu)化，轉(zhuǎn)變?yōu)楝F(xiàn)在考慮系統(tǒng)級(jí)優(yōu)化。這就需要在接口IP上對(duì)每一個(gè)細(xì)節(jié)都投入大量心血、一絲不茍的鉆研精神，而這正好能夠發(fā)揮芯耀輝技術(shù)團(tuán)隊(duì)多年來的經(jīng)驗(yàn)積累，發(fā)揮技術(shù)所長(zhǎng)。