新思科技經認證的多裸晶芯片系統設計參考流程和安全的Die-to-Die IP解決方案，加速了三星SF 5/4/3工藝和I-Cube及X-Cube技術的設計和流片成功。

新思科技3DIC Compiler是統一的多裸晶芯片封裝探索、協同設計和分析的平臺，已經獲得三星多裸晶芯集成工藝流程的認證。

全面和可擴展的新思科技多裸晶芯片系統能夠實現從早期設計探索到芯片生命周期管理全流程的快速異構集成。

新思科技（Synopsys）近日宣布，與三星晶圓廠（以下簡稱為“三星”）深化合作，助力芯片制造商針對三星先進工藝加速設計2.5D和3D多裸晶芯片系統。此次合作解決了高性能計算、人工智能、汽車和智能手機等計算密集型應用，對于多裸晶芯片系統的關鍵需求。基于新思科技一系列全球領先的經認證EDA參考流程組合，包括新思科技3DIC Compiler和用于Die-to-Die互連的UCIe IP，和三星I-Cube和X-Cube技術，雙方客戶可以在三星5納米、4納米和3納米工藝上加速開發多裸晶芯片系統。

在當前數據驅動的世界中，計算密集型工作負載對客戶提出了嚴苛的PPA要求，即使在最先進的工藝技術下也是如此。新思科技和三星協同優化從早期設計開發到完整的系統實施、簽核分析和IP就緒的多裸晶芯片設計。我們緊密合作推出了行業領先的生產力解決方案，為共同客戶縮短周轉時間并降低成本。

Sangyun Kim

晶圓代工事業部設計技術團隊副總裁

三星電子

開發者可以通過UCIe和先進的扇出型晶圓級封裝等Die-to-Die互連標準，將不同節點的多顆裸晶集成到單個封裝內，能夠滿足計算密集型芯片設計嚴苛的性能要求并加快上市時間。此外，新思科技覆蓋2.5D和3D芯片堆疊及先進封裝的多裸晶芯片解決方案還可支持三星I-Cube和X-Cube技術。多裸晶芯片系統極具靈活性，可以高效滿足自動駕駛和高性能計算等需要多任務優化的應用。

開發者在先進工藝節點上開發數據密集型應用的高性能系統時，面臨著全新的芯片復雜度挑戰。新思科技與三星在開發UCIe IP和經認證EDA流程上強強聯手，從而通過三星先進工藝節點和多裸晶集成流程滿足多裸晶芯片系統開發的新興需求。

Sanjay Bali

EDA 事業部產品管理和戰略副總裁

新思科技

作為新思科技廣泛數字設計系列產品的重要組成部分，新思科技3DIC Compiler可支持三星全新3D CODE標準。它與新思科技Fusion Compiler和人工智能驅動設計的Synopsys.ai系列技術相結合后，能夠實現片上系統（SoC）到多裸晶芯片系統的統一協同優化。Ansys Redhawk-SC Electrothermal多物理場技術與新思科技3DIC Compiler緊密集成，解決了多裸晶芯片系統的功耗和熱簽核問題。

為了簡化開發工作并降低集成風險，針對三星的先進工藝技術，新思科技攜手三星共同開發UCIe IP等多裸晶芯片系統IP。

審核編輯：彭菁