IBIS(Input/Output Buffer Information Specification)是一個用于仿真的描述性文件，它從元件的行為出發(fā)描述了器件輸入輸出端口的電氣特性，不會涉及具體電路結(jié)構(gòu)以及芯片的工藝參數(shù)等信息，半導(dǎo)體制造商很容易提供這種模型給客戶，而不暴露自己的知識產(chǎn)權(quán)。

IBIS模型是由器件內(nèi)部的電氣參數(shù)數(shù)值構(gòu)成的數(shù)據(jù)列表，這些數(shù)據(jù)可以反映器件的開關(guān)速度、驅(qū)動能力等特性。IBIS模型的核心是把器件簡化為緩沖器（Buffer）模型，它的行為級特性主要描述一些V/I和V/t曲線，通過V/I曲線的形式表示緩沖器的輸出阻抗，通過V/t曲線的形式表示高低電平轉(zhuǎn)換特性。

如何建立IBIS模型

IBIS模型可以通過仿真器件的SPICE模型來獲得，也可以用直接測量的方法來獲得。如果選擇前一種方法，可以使用SPICE進(jìn)行仿真，收集每個輸出/輸出緩沖器的V/I和V/T數(shù)據(jù)。這樣可以在模型中包含過程轉(zhuǎn)折數(shù)據(jù)。然后，使用IBIS網(wǎng)站上的SPICE至IBIS轉(zhuǎn)換程序可以由SPICE生成IBIS模型。

圖片來源：Analog Device

IBIS模型結(jié)構(gòu)

IBIS規(guī)范支持幾種輸入和輸出，例如可建模為三態(tài)、集電極開路、開漏、I/O和ECL的輸入/輸出。第一步是識別器件上不同類型的輸入和輸出，確定設(shè)計中存在多少緩沖器。值得注意的是在IBIS文件中一個模型可用于表示多個輸入或輸出。然而，如果C_Comp（結(jié)電容）和封裝參數(shù)不同，就需要不同的模型。

IBIS的模型結(jié)構(gòu)輸入和輸出如下圖：

1.輸出結(jié)構(gòu)，包含一個PMOS、一個NMOS、兩個ESD保護(hù)二極管、芯片的電容和封裝寄生參數(shù)：C_PKGR_PKGL_PKG是整個芯片的等效電容、電阻、電感特性，C_Comp為硅片上腳的壓焊盤電容。

圖片來源：芯語

2.輸入結(jié)構(gòu),包含兩個ESD保護(hù)二極管、芯片的電容和封裝寄生數(shù)：C_PKGR_PKGL_PKG是整個芯片的等效電容、電阻、電感特性，C_Comp為硅片上腳的壓焊盤電容。

圖片來源：芯語

IBIS文件結(jié)構(gòu)

IBIS文件不是可執(zhí)行文件；它是收集所有描述器件電器性能數(shù)據(jù)的文件，能在仿真器中使用。IBIS文件包括三個主要部分：

1.頭文件或關(guān)于文件、器件和公司的一般信息

2.器件名稱、引腳排列和引腳到緩沖器映射

圖片來源：Analog Device

3.模型數(shù)據(jù)，模型對應(yīng)的Pulldown、Pullup、Power_Clamp、Gnd_Clamp的IlV數(shù)據(jù)表；Ramp數(shù)據(jù)；描述波形上升／下降沿的VIT數(shù)據(jù)表等

圖片來源：CSDN

IBIS模型可包含多個器件的特征。在這種情況下，第2和第3點(diǎn)隨包含的器件而重復(fù)多次。

IBIS在信號完整性中的應(yīng)用

IBIS在信號完整性仿真中有不可或缺的作用，它可以作為一個源端和接收端。它可以被大多數(shù)的EDA軟件識別，并且在有些仿真的軟件中沒有IBIS模型，是不能進(jìn)行時域仿真的。在IBIS模型的基礎(chǔ)之上，我們可以分析傳輸線上的信號完整性問題，包括源端到負(fù)載端的阻抗、串?dāng)_、反射、時延等時域問題。IBIS模型會把每個I/O或pin分為幾種狀態(tài)(輸入、輸出、浮空)，把這幾種狀態(tài)配置成幾種模型，通過調(diào)用I/O或pin的幾種模型來模擬輸入輸出。