基于ATE的IC測(cè)試原理、方法及故障分析

本文以ATE為基礎(chǔ)，討論了 集成電路測(cè)試的基本原理和測(cè)試方法，并進(jìn)行了故 障分析.

集成 電 路 測(cè)試主要分為三種:

• verificationt est,
• mass production test
• burn-in.

verifa ct iont est，稱之為芯片驗(yàn)證 ，主要用來驗(yàn)證一個(gè)新的設(shè)計(jì)在量產(chǎn)之前功能是否正確，參數(shù)特 性等是否符合pec以及電路的穩(wěn)定性和可靠性.測(cè) 試范圍包括功能測(cè)試和AC/DC測(cè)試，測(cè)試項(xiàng)目相 對(duì)來說比較全面.其主要目的除了調(diào)試之外還為量產(chǎn)測(cè)試作準(zhǔn)備.Verification的周期直接關(guān)系到產(chǎn)品的質(zhì)量和競爭力以及投放市場的時(shí)間.

mass production test，稱之為量產(chǎn)測(cè)試 .量產(chǎn)測(cè) 試在整個(gè)Ic生產(chǎn)體系中位于制程的后段，其主要 功能在于檢測(cè)Ic在制造過程中所發(fā)生的瑕疵和造 成瑕疵的原因.因此，量產(chǎn)測(cè)試是確保Ic產(chǎn)品良好 率，提供有效的數(shù)據(jù)供工程分析使用的重要步驟. mass production test以測(cè)試時(shí)間計(jì)費(fèi)，同時(shí)測(cè)試設(shè) 備價(jià)格的高低也將影響每小時(shí)的測(cè)試費(fèi)用，從而直 接影響產(chǎn)品的成本，因此提高測(cè)試覆蓋率和測(cè)試效 率非常重要.

burn- in ，主要用于測(cè)試可靠性 .采用各種加速 因子來模擬器件長期的失效模型，常用的有 加高溫， 加高電壓等 .

集 成 電 路測(cè)試的基本原則是通過測(cè)試向量對(duì)芯片施加激勵(lì)，測(cè)量芯片響應(yīng)輸出(response)，與事先 預(yù)測(cè)的結(jié)果比較，若符合，則大體上可以說明芯片是好的。

原文連接：基于ATE的IC測(cè)試原理、方法及故障分析.PDF[1]

淺談基于ATE的IC測(cè)試精確度及穩(wěn)定性問題

隨著IC產(chǎn)業(yè)的飛速發(fā)展，IC的復(fù)雜度及其電氣參數(shù)的性能也日益提高，同時(shí)也給IC測(cè)試帶來了眾多難題，其中測(cè)試的精確度及穩(wěn)定性是一直困擾工程師的兩大難題，尤其在量產(chǎn)ATE測(cè)試時(shí)表現(xiàn)更為嚴(yán)重，那么， 如何在測(cè)試中做到精確、穩(wěn)定的測(cè)試這些IC的各項(xiàng)性能參數(shù) ，以 確保產(chǎn)品質(zhì)量，并避免由于測(cè)試不穩(wěn)定而導(dǎo)致反復(fù)重測(cè)而浪費(fèi)大量測(cè)試時(shí)間呢 ？

本文就IC測(cè)試的基本參數(shù)： 電壓、電流、時(shí)間、THD等的測(cè)試進(jìn)行深入分析 ，并舉以實(shí)例來說明如何解決此類問題，以供廣大測(cè)試工程師參考。

電壓測(cè)試問題

在IC的測(cè)試中，電壓的測(cè)試是所有測(cè)試參數(shù)中最為常見的一種參數(shù)，尤其是模擬芯片的測(cè)試，電壓測(cè)試更顯常見及重要，如：LDO、LED驅(qū)動(dòng)、音頻功放、運(yùn)放、馬達(dá)驅(qū)動(dòng)等很多類型的模擬芯片都含有電壓參數(shù)的測(cè)試，而且都是其主要性能參數(shù)。

另外，也有很多其他的參數(shù)都是通過電壓的測(cè)量來間接得到的，如增益（Gain）、電源電壓抑制比（PSRR）、共模抑制比（CMRR）等。工程師們?cè)谡{(diào)試中也經(jīng)常會(huì)遇到電壓測(cè)的不精確或者不穩(wěn)定的現(xiàn)象，對(duì)于測(cè)試不精確的問題，目前主要采用correlation的辦法，來調(diào)整測(cè)試的誤差，但這種方法對(duì)于線性的芯片尚可使用，但對(duì)于非線性的芯片卻無用武之地。

針對(duì)測(cè)試不穩(wěn)定的問題，大多采用多次測(cè)量取平均值的辦法來解決，但這種辦法也是治標(biāo)不治本，同樣會(huì)給產(chǎn)品的質(zhì)量帶來隱患。那么如何解決電壓測(cè)試的這些問題呢？以下將具體分析產(chǎn)生這些現(xiàn)象的具體原因，并針對(duì)這些原因闡述一些解決辦法。

• 1）、芯片工作狀態(tài)未完全建立或有震蕩

一般在開發(fā)測(cè)試程序之前必須了解所測(cè)試的芯片的功能及性能參數(shù)，這樣在開發(fā)及調(diào)試程序時(shí)才能心中有數(shù)，比如測(cè)試LDO的輸出電壓參數(shù)，你必須清楚：在當(dāng)前的輸入及輸出濾波電容之下，它的輸入電壓加上之后，輸出電壓需要多長時(shí)間才能達(dá)到穩(wěn)定，而你在程序中設(shè)定的等待時(shí)間必須大于這個(gè)穩(wěn)定時(shí)間，這樣才能做到測(cè)試的準(zhǔn)確且穩(wěn)定。

當(dāng)然LDO的輸出穩(wěn)定時(shí)間一般都在微秒級(jí)（幾十到上百微秒），所以調(diào)試時(shí)不太會(huì)遇到此類問題，但有的時(shí)候我們需要測(cè)試芯片內(nèi)部的基準(zhǔn)電壓，但又沒有辦法直接進(jìn)行測(cè)試，只能通過其他的引腳間接測(cè)試，如圖1為LED驅(qū)動(dòng)芯片的部分線路圖，

圖1

我們要測(cè)試芯片內(nèi)部Vref的電壓，但又沒有直接的引腳出來，所以只能通過測(cè)試VO端的電壓進(jìn)行間接測(cè)試，但是需要注意的是：如果VO端懸空，沒有任何電流流出，那么它上面的MOS管則不能正常導(dǎo)通工作，EA1的反饋回路也不能正常建立，而導(dǎo)致VO端的電壓也不確定，此時(shí)測(cè)試的VO電壓將不能代表Vref的電壓。所以在測(cè)試時(shí)，我們必須給VO一定的負(fù)載讓MOS管及EA1能夠正常工作，這樣才能正確測(cè)試Vref的電壓。

芯片工作狀態(tài)的建立，有時(shí)需要比較長的時(shí)間，如圖2為一音頻功放（LM4990）的功能框圖及典型應(yīng)用線路圖，

圖2

我們?cè)贏TE測(cè)試時(shí)會(huì)測(cè)試一些靜態(tài)直流參數(shù)，如bypass、Vo1、Vo2端電壓值，當(dāng)你仔細(xì)研讀此芯片的手冊(cè)，你會(huì)發(fā)現(xiàn)在電源電壓為5V、Cbypass為1Uf時(shí)（注意不同的電源電壓及Cbypass電容，其穩(wěn)定時(shí)間也是不同的），bypass端的電壓需要至少100ms才能達(dá)到穩(wěn)定，而Vo1、Vo2端的電壓又受bypass端電壓的影響，所以要想穩(wěn)定且準(zhǔn)確的測(cè)試這些直流參數(shù)，必須要在芯片上電之后等待100ms以上再進(jìn)行測(cè)試（必須考慮不同批次芯片間的差異，所以在實(shí)際測(cè)試中的等待時(shí)間可在120ms左右），但對(duì)于量產(chǎn)測(cè)試，測(cè)試時(shí)間的長短將直接影響到測(cè)試效率及測(cè)試費(fèi)用，我們必須縮短測(cè)試時(shí)間！那么如何來解決這個(gè)問題呢，一般我們可以采用如下兩種辦法：

第一，可以減小Cbypass的電容，這樣同樣的充電電流及電壓，充電時(shí)間會(huì)隨著電容的減小而減少，可以使用0.1uF或者更小的電容來替代，此時(shí)有些讀者可能會(huì)說：這樣做肯定會(huì)影響到后面的交流參數(shù)（如THD）的測(cè)試，沒錯(cuò)！肯定會(huì)有影響！那么又如何來解決呢？其實(shí)很簡單，也可以有兩種解決方案：1、通過測(cè)試評(píng)估，適當(dāng)調(diào)整在0.1uF時(shí)的交流參數(shù)的測(cè)試規(guī)范，當(dāng)測(cè)試要求不高時(shí)可采用此方案；2、通過外加繼電器來選擇測(cè)試直流及交流參數(shù)時(shí)的電容值，但是繼電器的連接方式也是很有講究的，不然也會(huì)對(duì)交流參數(shù)有影響，這在后面的段落中再詳細(xì)闡述。

第二，可以采用預(yù)充電的方式對(duì)Cbypass進(jìn)行提前大電流充電，如果bypass端在電源電壓為5V時(shí)正常情況下是2.5V左右，我們可以預(yù)充電到2.3V，這樣同樣可以節(jié)省很多時(shí)間，但這種解決辦法必須注意一個(gè)問題就是：不要在充電的同時(shí)給bypass端帶來額外的干擾，而導(dǎo)致芯片不能正常工作。

震蕩在芯片調(diào)試時(shí)也是比較常見的現(xiàn)象，由此給芯片測(cè)試也帶來諸多問題，引起震蕩的原因有很多：輸出容性負(fù)載的大小、阻抗不匹配、不當(dāng)?shù)姆答伝芈返龋鐖D3為一款LDO（TL431）芯片手冊(cè)中的一幅電性能特性曲線及測(cè)試圖，圖中明顯規(guī)定了輸出容性負(fù)載CL的大小范圍，

但是我們?cè)趯?shí)際調(diào)試中可能沒有注意到這一點(diǎn)，如果選用的輸出電容不是在芯片穩(wěn)定所需要的容值范圍之內(nèi)，那么輸出就會(huì)產(chǎn)生震蕩，導(dǎo)致輸出測(cè)試不準(zhǔn)且不穩(wěn)定。所以在此再次提醒大家：在調(diào)試之前務(wù)必將芯片性能做到比較詳細(xì)的了解，以免在后期的調(diào)試中浪費(fèi)大量的時(shí)間。

另外震蕩不光是在芯片正常工作時(shí)發(fā)生，在靜態(tài)時(shí)也有可能發(fā)生。尤其當(dāng)你測(cè)試放大倍數(shù)比較高的運(yùn)放時(shí)，此時(shí)的輸入引腳要特別注意，必要時(shí)要進(jìn)行隔離，以免引入不必要的噪聲而導(dǎo)致輸出產(chǎn)生震蕩。