顛覆性技術(shù)!半導(dǎo)體行業(yè)再放大招!

近日，日本佳能官方發(fā)布

納米壓印(NIL)半導(dǎo)體制造設(shè)備

未來，或?qū)⑻娲鶤SML***

成為更低成本的芯片制造設(shè)備!

要知道，半導(dǎo)體是目前全球經(jīng)濟(jì)的核心，在中國更是如此。中國的芯片進(jìn)口量已經(jīng)超過了石油進(jìn)口量，各種半導(dǎo)體芯片在日常設(shè)備中無處不在。

在芯片的制造過程中，***是必不可少的設(shè)備。目前，最先進(jìn)的EUV***波長只有13.5nm，是制造7nm及以下高端芯片的重要設(shè)備。但EUV***非常昂貴和復(fù)雜，每臺(tái)價(jià)格超過1億美元，而且全球只有荷蘭的ASML公司能夠生產(chǎn)。這就導(dǎo)致了芯片的生產(chǎn)成本飆升，且供應(yīng)量有限。

事實(shí)上，光刻技術(shù)本身存在多種路線，離產(chǎn)業(yè)最近的，當(dāng)屬納米壓印光刻。近日，日本佳能(Canon)發(fā)布了一個(gè)名為 FPA-1200NZ2C 的納米壓印半導(dǎo)體制造設(shè)備，號稱通過納米壓印光刻(NIL)技術(shù)實(shí)現(xiàn)了目前最先進(jìn)的半導(dǎo)體工藝。此消息一出，即被業(yè)內(nèi)認(rèn)為，這將是挑戰(zhàn)ASML的一大王牌。

(佳能官網(wǎng)信息)

據(jù)悉，納米壓印(NIL)技術(shù)可以形成最小線寬為 14nm 的圖案(相當(dāng)于現(xiàn)在 5nm 節(jié)點(diǎn)工藝)，而且通過進(jìn)一步改進(jìn)掩模，還將有可能支持 10nm 的最小線寬(相當(dāng)于 2nm 節(jié)點(diǎn)工藝)。眾所周知，ASML 的***(EUV)是通過特定光線照射在涂有光刻膠的晶圓上，從而將電路打印到芯片上，納米壓印(NIL)設(shè)備則更類似于 “印刷” 而不是 “投影”。

納米壓印(NIL)設(shè)備是通過將掩模直接壓到晶圓的抗蝕劑層上，將電路圖完整地轉(zhuǎn)移過去，然后用自主噴墨技術(shù)將適量的抗蝕劑添加到合適的位置，最后將掩模印在涂有抗蝕劑的晶圓上進(jìn)?精準(zhǔn)曝光。單?壓印即可形成復(fù)雜的 2D 或 3D 電路圖。

官方稱該設(shè)備結(jié)構(gòu)簡單，由于不需要***(EUV)的大規(guī)模特殊波長光學(xué)系統(tǒng)和真空腔，所以基于納米壓印(NIL)技術(shù)的設(shè)備得以大幅縮小體積。此外，該設(shè)備可用更小的功率形成精細(xì)圖案，相比傳統(tǒng)的 ***(EUV)投影曝光設(shè)備在形成圖案時(shí)對應(yīng)的功耗可降低至 1/10，同時(shí)也顯著減少了碳排放。

納米壓印(NIL)設(shè)備的環(huán)境控制新技術(shù)可抑制內(nèi)部細(xì)顆粒的產(chǎn)生和污染，實(shí)現(xiàn)多層半導(dǎo)體制造所需的高精度對準(zhǔn)，并減少由顆粒引起的缺陷，從而可以形成微小且復(fù)雜的電路，為尖端半導(dǎo)體器件的制造做出貢獻(xiàn)。最后，官方稱該設(shè)備也可用于半導(dǎo)體器件以外的制造場景，包括集成電路、存儲(chǔ)、光學(xué)、生命科學(xué)、能源、環(huán)保、國防等領(lǐng)域。

這一項(xiàng)成功的案例和全新思路的鋪展，對中國***的研發(fā)帶來重大啟發(fā)。在低成本、高分辨率、簡單工序等優(yōu)點(diǎn)的芯片制造需求上，中國吸取更多經(jīng)驗(yàn)并積極探索和創(chuàng)新成果，與全球共同挑戰(zhàn)光刻技術(shù)的地位，為半導(dǎo)體行業(yè)貢獻(xiàn)更多選擇的可能性。

審核編輯 黃宇