亞穩(wěn)態(tài)是指觸發(fā)器的輸入信號(hào)無法在規(guī)定時(shí)間內(nèi)達(dá)到一個(gè)確定的狀態(tài),導(dǎo)致輸出振蕩,最終會(huì)在某個(gè)不確定的時(shí)間產(chǎn)生不確定的輸出,可能是0,也可能是1,導(dǎo)致輸出結(jié)果不可靠。
1、亞穩(wěn)態(tài)產(chǎn)生原因
亞穩(wěn)態(tài)的產(chǎn)生是 輸入信號(hào)違背了觸發(fā)器的建立時(shí)間和保持時(shí)間導(dǎo)致的 。建立時(shí)間是指在時(shí)鐘邊沿到來之前輸入信號(hào)必須保持穩(wěn)定的時(shí)間。保持時(shí)間是指在時(shí)鐘邊沿到來之后數(shù)據(jù)必須保持穩(wěn)定的時(shí)間。輸入信號(hào)如果在這兩個(gè)時(shí)間段內(nèi)沒有保持穩(wěn)定,就將產(chǎn)生亞穩(wěn)態(tài)現(xiàn)象。
2、同步機(jī)制
亞穩(wěn)態(tài)無法避免,只能通過一定方法阻止其向后級(jí)傳播,避免其對(duì)后級(jí)電路產(chǎn)生影響。主要方法有: 引入同步機(jī)制 、 采用響應(yīng)更快的觸發(fā)器 、降低時(shí)鐘頻率等。接下來介紹一下如何通過同步機(jī)制阻斷亞穩(wěn)態(tài)的傳播。
如下圖所示,如果觸發(fā)器出現(xiàn)亞穩(wěn)態(tài)現(xiàn)象,該電路將無法準(zhǔn)確檢測(cè)輸入信號(hào)是否出現(xiàn)上升沿。
(1)若D1.Q穩(wěn)定在低電平,能夠檢測(cè)出上升沿;
(2)若D1.Q穩(wěn)定在高電平,不能檢測(cè)出上升沿;
但是,如果采用兩個(gè)觸發(fā)器級(jí)聯(lián)的方式引入同步機(jī)制,情況就不一樣了,電路將準(zhǔn)確檢測(cè)輸入信號(hào)是否出現(xiàn)上升沿。
(3)若D1.Q穩(wěn)定在低電平,在輸入信號(hào)上升沿出現(xiàn)兩個(gè)時(shí)鐘周期后,檢測(cè)出上升沿;
(4)若D1.Q穩(wěn)定在高電平,在輸入信號(hào)上升沿出現(xiàn)一個(gè)時(shí)鐘周期后,檢測(cè)出上升沿。
總而言之,該電路始終能夠檢測(cè)出上升沿,只是時(shí)間問題。
-
時(shí)鐘頻率
+關(guān)注
關(guān)注
0文章
50瀏覽量
20424 -
數(shù)字電路
+關(guān)注
關(guān)注
193文章
1629瀏覽量
80847 -
觸發(fā)器
+關(guān)注
關(guān)注
14文章
2017瀏覽量
61378 -
亞穩(wěn)態(tài)
+關(guān)注
關(guān)注
0文章
47瀏覽量
13331 -
輸入信號(hào)
+關(guān)注
關(guān)注
0文章
469瀏覽量
12621
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
FPGA中亞穩(wěn)態(tài)——讓你無處可逃
FPGA中亞穩(wěn)態(tài)——讓你無處可逃
亞穩(wěn)態(tài)問題解析
在FPGA復(fù)位電路中產(chǎn)生亞穩(wěn)態(tài)的原因
FPGA--中復(fù)位電路產(chǎn)生亞穩(wěn)態(tài)的原因
在FPGA中,同步信號(hào)、異步信號(hào)和亞穩(wěn)態(tài)的理解
今日說“法”:讓FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)“無處可逃”
一種消除異步電路亞穩(wěn)態(tài)的邏輯控制方法
![一種消除異步<b class='flag-5'>電路</b><b class='flag-5'>亞穩(wěn)態(tài)</b>的邏輯控制方法](https://file.elecfans.com/web2/M00/49/26/pYYBAGKhtDuAUEdpAAALYYPvXMc199.jpg)
FPGA中復(fù)位電路產(chǎn)生亞穩(wěn)態(tài)概述與理論分析
![FPGA<b class='flag-5'>中</b>復(fù)位<b class='flag-5'>電路</b><b class='flag-5'>產(chǎn)生</b><b class='flag-5'>亞穩(wěn)態(tài)</b>概述與理論分析](https://file.elecfans.com/web1/M00/CB/AC/o4YBAF-U2LqAADx2AAFoODvAFVQ425.png)
數(shù)字電路設(shè)計(jì)中跨時(shí)鐘域處理的亞穩(wěn)態(tài)
數(shù)字電路中何時(shí)會(huì)發(fā)生亞穩(wěn)態(tài)
亞穩(wěn)態(tài)產(chǎn)生原因、危害及消除方法
什么是亞穩(wěn)態(tài)?如何克服亞穩(wěn)態(tài)?
FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)解析
![FPGA設(shè)計(jì)<b class='flag-5'>中</b>的<b class='flag-5'>亞穩(wěn)態(tài)</b>解析](https://file1.elecfans.com/web2/M00/A5/2C/wKgaomUJS3yASZDaAAAcLC1YQDk870.png)
評(píng)論