作者:Paul McLellan,文章來源: Cadence楷登PCB及封裝資源中心
今年3月,第 18 屆國際設(shè)備封裝會議和展覽(簡稱 IMAPS,是主辦方國際微電子組裝與封裝協(xié)會- International Microelectronics Assembly and Packaging Society的首字母縮寫)順利開幕。就在同一周,蘋果發(fā)布了 M1 Ultra,使先進封裝再次成為了科技新聞的關(guān)注焦點。M1 Ultra 由兩個被中介層(或稱之為互連橋)連接在一起的 M1 Max 芯片組成。中介層通常比在其之上的裸片更大,而互連橋則較小,并只位于連接處的裸片邊緣之下。
在此次 IMAPS 會議上,Cadence 資深半導(dǎo)體封裝管理總監(jiān) John Park 先生闡述了 3D 封裝 與 3D 集成 的區(qū)別。
他首先指出,系統(tǒng)級封裝 (即System-in-Package ,SiP) 有兩個不同的方向。一是把 PCB 上的器件轉(zhuǎn)移到多芯片組件;二是如同前幾年制造大型系統(tǒng)級芯片(即System-on-Chip, SoC)一樣進行集成,但是轉(zhuǎn)換制程利用先進封裝來封裝裸片。
以下是一些使晶粒(Chiplet)解決方案具有吸引力的重要因素:
在為器件挑選最佳工藝節(jié)點方面具有很大的靈活性;特別是 SerDes I/O 和模擬核,不再需要“全部統(tǒng)一在單一”制程節(jié)點上
由于制造裸片尺寸小,所以良率會更高
使用現(xiàn)成的晶粒(Chiplet),可縮短 IC 的設(shè)計周期,并降低集成的復(fù)雜性
通過購買良品裸片(即known-good-die ,KGD),可普遍降低生產(chǎn)成本
在許多設(shè)計中使用同種晶粒(Chiplet)時,將具有如同采用批量生產(chǎn)的相同成本優(yōu)勢
以 IC 為重心的先進封裝改變了設(shè)計流程。上圖中,20世紀90年代設(shè)計采用的是類似 PCB 的設(shè)計流程;而如今已采用類似 IC 的設(shè)計流程。把多種不同的技術(shù)集成到一起,即異構(gòu)集成,結(jié)合了多年以來使用的各種制程技術(shù)。特別是先進封裝和先進集成方法,例如晶圓堆疊(Wafer-on-Wafer)和無凸塊集成(Bumpless)。
我們可以將基于封裝的 3D 視為“后端 3D”,把先進集成方式視為“前端 3D”。
后端 3D是微型凸塊互連(micro-bumped)加上每個裸片都有單獨的時序簽核和 I/O 緩沖器。這種方式中,多個裸片之間通常沒有采用并行設(shè)計。多年來,這一直是用于存儲器和 CMOS 圖像傳感器的常見方法。
對于前端 3D,裸片通常是直接鍵合的制程工藝(銅對銅,或采用類似方法)。裸片之間沒有 I/O 緩沖器,這意味著并行設(shè)計和分析必不可少,需要時序驅(qū)動的布線和靜態(tài)時序簽核(對于數(shù)字設(shè)計而言)。所以設(shè)計將傾向于朝Z 軸上布局,多個裸片會堆疊在一起;這意味著隨著設(shè)計的推進,一個特定的區(qū)域可能被分配給超過一個的裸片。
這是封裝領(lǐng)域的下一個重要轉(zhuǎn)變,也是向真正3D-IC 設(shè)計邁出的一大步,即將眾多不同的裸片堆疊在一起,這能大大縮短信號所需的傳輸距離。當然,由此產(chǎn)生的散熱問題也需要加以分析和管理,裸片上方的另一個裸片可能會阻絕散熱,這取決于眾多的設(shè)計細節(jié)。
持。
想要使這一新的設(shè)計生態(tài)成為現(xiàn)實,仍要面臨諸多挑戰(zhàn),包括裝配設(shè)計工具包(即Assembly Design Kits,ADK) 的可用性、裸片與裸片互連 (d2d) 的通用標準,以及 EDA 工具的全面支持。
在打造支持這些制造流程的工具時,面臨的一個挑戰(zhàn)是設(shè)計規(guī)模可能非常龐大,具有超過 1,000 億個采用了多種設(shè)計技術(shù)的晶體管。這就產(chǎn)生了對高容量、多領(lǐng)域、可進行多技術(shù)數(shù)據(jù)庫相互溝通與轉(zhuǎn)換的工具的需求,只有這樣,我們才能擁有一個高彈性的通用 3D-IC 解決方案設(shè)計平臺。
業(yè)界另一個關(guān)注領(lǐng)域是晶粒(chiplets )的銷售模式。到目前為止,大多數(shù)晶粒(chiplets),除存儲器外,都被設(shè)計成單一系統(tǒng)或一組系統(tǒng)的一部分。從長遠來看,就像如今的封裝元件一樣,未來將會有純裸片上市銷售,也會有經(jīng)銷商(或新公司)銷售來自多個制造商的裸片。隨著晶粒(chiplets )之間的通信變得標準化,不僅僅是技術(shù)上具備挑戰(zhàn),商業(yè)模式上的挑戰(zhàn)也會應(yīng)運而生。讓我們拭目以待吧!
審核編輯 黃宇
-
集成
+關(guān)注
關(guān)注
1文章
176瀏覽量
30316 -
3D
+關(guān)注
關(guān)注
9文章
2912瀏覽量
108016 -
封裝
+關(guān)注
關(guān)注
127文章
7997瀏覽量
143422
發(fā)布評論請先 登錄
相關(guān)推薦
英倫科技裸眼3D便攜屏有哪些特點?
![英倫科技裸眼<b class='flag-5'>3D</b>便攜屏<b class='flag-5'>有</b>哪些特點?](https://file1.elecfans.com/web2/M00/E8/7E/wKgaomZMIm2AbgVfAACD6ARO2cM449.png)
SciChart 3D for WPF圖表庫
![SciChart <b class='flag-5'>3D</b> for WPF圖表庫](https://file1.elecfans.com/web3/M00/06/FA/wKgZPGeR2MGACTO-AAB0dyVzDd0112.png)
騰訊混元3D AI創(chuàng)作引擎正式發(fā)布
騰訊混元3D AI創(chuàng)作引擎正式上線
技術(shù)資訊 | 2.5D 與 3D 封裝
![技術(shù)資訊 | 2.5<b class='flag-5'>D</b> 與 <b class='flag-5'>3D</b> <b class='flag-5'>封裝</b>](https://file.elecfans.com/web2/M00/27/37/poYBAGHBmA2AD7e7AAAahjWuYP4250.jpg)
3D集成電路的結(jié)構(gòu)和優(yōu)勢
![<b class='flag-5'>3D</b><b class='flag-5'>集成</b>電路的結(jié)構(gòu)和優(yōu)勢](https://file1.elecfans.com/web3/M00/00/E8/wKgZO2dOxVmALAGtAAA0ICFl0CY159.png)
![](https://file1.elecfans.com/web2/M00/FD/B0/wKgZomaeFaqAUkV5AAFMo324LCY168.png)
安寶特產(chǎn)品 安寶特3D Analyzer:智能的3D CAD高級分析工具
![安寶特產(chǎn)品 安寶特<b class='flag-5'>3D</b> Analyzer:智能的<b class='flag-5'>3D</b> CAD高級分析工具](https://file1.elecfans.com//web2/M00/01/DD/wKgaomay2D6AG6EQAAB08LjHuJA11.webp)
3D封裝熱設(shè)計:挑戰(zhàn)與機遇并存
![<b class='flag-5'>3D</b><b class='flag-5'>封裝</b>熱設(shè)計:挑戰(zhàn)與機遇并存](https://file1.elecfans.com/web2/M00/FE/55/wKgZomahrnCAMPJBAACBLSFht2k418.png)
![](https://file1.elecfans.com/web2/M00/FD/AF/wKgZomaeFK6AfGIwAAFpZqmG99g914.jpg)
裸眼3D筆記本電腦——先進的光場裸眼3D技術(shù)
![](https://file1.elecfans.com/web2/M00/C8/1A/wKgZomYYzpCAA1lrAAGVI07jfJY570.jpg)
![](https://file1.elecfans.com/web2/M00/C5/CE/wKgaomX4xO2AEYO-AABXvRldnzQ502.png)
評論