等離子刻蝕時,暴露在離子束下的金屬或poly會積累電荷(就像一根天線一樣,收集電荷)而產生電勢,積累的電荷與暴露在離子束下金屬面積成正比;如果積累了足夠電荷的一根長金屬線或POLY直接連接到MOS管的GATE上時,就會放電,柵氧會被擊穿,導致芯片失效。
在金屬互連線的制造過程中會產生大量游離電荷,對于游離電荷來說,一邊是二氧化硅絕緣體材料,一邊是金屬,自然會往金屬上聚集,金屬像海綿把周圍的水吸收進來。當積累的電荷逐漸變多,電勢變高,金屬就會找地方放電,越長的金屬容易收集到更多的電荷,更容易引起天線效應。
antenna ratio(天線比)定義為:構成所謂天線的導體面積與其相連的柵面積之比,比值越大天線效應越容易發生(這個值與工藝有關,常見為300:1),隨著工藝尺寸越來越小,天線效應發生的可能越來越高;
消除天線效應的方法:就是要想辦法減小antenna ratio;使直接連接到柵的導體面積變?。?/p>
1.跳線法
采用跳線法,斷開存在天線效應的金屬M1,一根長金屬M1連接到GATE上,收集足夠的電荷后,產生的電勢超過柵氧承受的擊穿電壓后,柵氧被擊穿
2. 添加天線器件
在存在天線效應的導體上添加反偏的二極管,為積累的電荷提供一個泄放回路,這樣積累的電荷就不會對柵氧造成損壞,從而消除天線效應;
3. 插入緩沖器Buffer
通過在直接連接到柵的導體上插入緩沖器來切斷長線消除天線效應
審核編輯:黃飛
-
二極管
+關注
關注
147文章
9706瀏覽量
167577 -
緩沖器
+關注
關注
6文章
1930瀏覽量
45650 -
MOS管
+關注
關注
108文章
2439瀏覽量
67578 -
天線效應
+關注
關注
0文章
7瀏覽量
8072
發布評論請先 登錄
相關推薦
Design Rule設計規則是關系到一個PCB設計成敗的關鍵
PSoC designer 5.4: no rule to make target如何解決?
rt-thread studio編譯時出現make: No rule to make targe怎么解決?
【提問】altium designer9運行designer rule check出錯
編譯KeyStone1SelfTestKit中的例程的時候提示“gmake;***No rule to make target '
Hightec編譯出錯make: *** No rule to make target 'all'. Stop.
LTCC Antenna LTCC 天線
天線手冊(Antenna Handbook)
版圖學習筆記包括:Candence操作,DESIGN RULE ,,版圖流程等
![版圖學習筆記包括:Candence操作,DESIGN <b class='flag-5'>RULE</b> ,,版圖流程等](https://file.elecfans.com/web1/M00/54/2D/o4YBAFsjh3GAHD5pAAFnP_LKLvE334.png)
MISRA C Rule Checker SQMlint V.1.03 用戶手冊
![MISRA C <b class='flag-5'>Rule</b> Checker SQMlint V.1.03 用戶手冊](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
MISRA C Rule Checker SQMlint V.1.03 用戶手冊
![MISRA C <b class='flag-5'>Rule</b> Checker SQMlint V.1.03 用戶手冊](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
評論