今天繼續(xù)分享一篇ZLG的技術(shù)文章

RS-485自動(dòng)收發(fā)電路比帶控制腳電路在應(yīng)用上少一個(gè)I/O腳，在主控資源緊張時(shí)會(huì)更受歡迎。那么自動(dòng)收發(fā)電路是怎么實(shí)現(xiàn)自動(dòng)收發(fā)功能以及在選用偏置電阻與終端電阻時(shí)需考慮什么因素呢？

RS-485自動(dòng)收發(fā)原理

常見RS-485自動(dòng)收發(fā)電路簡(jiǎn)圖如圖1所示，將收發(fā)器接收使能腳RE和發(fā)送使能腳DE短接在三極管Q1的集電極，發(fā)送端DI和三極管Q1發(fā)射集接地，MCU的TXD接在三極管Q1的基極。以下是自動(dòng)收發(fā)電路工作的過程。

當(dāng)MCU通過TXD發(fā)送0時(shí)，三極管Q1截止，DE使能，因?yàn)镈I接地，此時(shí)發(fā)送低電平；

當(dāng)MCU通過TXD發(fā)送1時(shí)，三極管Q1導(dǎo)通，RE使能，此時(shí)收發(fā)器的DI引腳與AB端之間為高阻狀態(tài)，因?yàn)橛蠥B的上下拉電阻的存在，此時(shí)總線邏輯狀態(tài)為1，該節(jié)點(diǎn)進(jìn)入接收模式和發(fā)送高電平模式。

圖1 RS-485自動(dòng)收發(fā)電路簡(jiǎn)圖

偏置電阻與終端電阻的作用

RS-485總線的偏置電阻主要是給A、B確定的邏輯狀態(tài)，我司RS-485自動(dòng)收發(fā)產(chǎn)品內(nèi)部都帶有上下拉電阻，用戶可以根據(jù)實(shí)際應(yīng)用環(huán)境如邏輯1電平幅值低等原因，選擇外加一個(gè)較小阻值的上下拉電阻來提升驅(qū)動(dòng)能力，該電阻與模塊內(nèi)部 A/B 線自帶上下拉電阻是并聯(lián)的。

RS-485總線的終端電阻主要是用于信號(hào)線的阻抗匹配、提供通信線纜寄生電容能量的泄放路徑、提高信號(hào)質(zhì)量。我們常用的RS-485的屏蔽雙絞線的差分特性阻抗為100Ω~150Ω，由于RS-485收發(fā)器輸入阻抗較高（RSM485PHT的輸入阻抗最小為1/4單位負(fù)載即48kΩ），在信號(hào)傳輸?shù)娇偩€末端時(shí)由于接收的瞬時(shí)阻抗發(fā)送突變，導(dǎo)致信號(hào)發(fā)送反射，同時(shí)若通信距離遠(yuǎn)線纜寄生電容較大，能量泄放緩慢。這時(shí)我們需要選用終端電阻來消除或降低此情況對(duì)通信信號(hào)的影響。

因?yàn)镽S-485自收發(fā)電路總線端的邏輯1是通過AB的偏置電阻來提供，其驅(qū)動(dòng)能力要弱于推挽方式，因此自收發(fā)電路選用的終端電阻值一般偏大并且一般會(huì)再加小的偏置電阻來調(diào)節(jié)總線的電壓。

理想的RS-485總線電平

通常情況下，發(fā)送驅(qū)動(dòng)器A、B之間的邏輯電平1位于+2～+6V，邏輯電平0位于-2～-6V。接收器也作與發(fā)送端相對(duì)的規(guī)定，通常情況下當(dāng)接收端AB之間電平大于+200mV時(shí)，輸出邏輯電平1，小于-200mV時(shí)，輸出邏輯電平0，見下圖2。空閑時(shí)刻A、B差分電平應(yīng)處于邏輯1。

圖2 RS-485邏輯電平圖

考慮到線阻及信號(hào)的抗擾能力，通信時(shí)我們一般會(huì)使總線端的邏輯1電平盡可能遠(yuǎn)離+200mV，邏輯0電平盡可能遠(yuǎn)離-200mV。數(shù)據(jù)波形的上升沿和下降沿盡可能地陡峭，同時(shí)波形沒有過沖或振鈴等。如下圖3所示為較為理想的RS-485通信波形圖。

圖3 較理想的RS-485通信波形圖

偏置電阻的選用

本文以我司自收發(fā)產(chǎn)品RSM485PHT為例進(jìn)行說明，該產(chǎn)品內(nèi)置完整的DC-DC電路、信號(hào)隔離電路，具有較強(qiáng)的抗擾性和高可靠性，具備自動(dòng)收發(fā)功能。該產(chǎn)品的A、B線內(nèi)置47kΩ的上、下拉電阻，收發(fā)器輸入阻抗最小值為48kΩ。

本次測(cè)試的硬件框圖如圖4所示，在通信速率為500kbps、總線上掛6個(gè)通信節(jié)點(diǎn)、雙絞線總長(zhǎng)度約為3m的情況下，抓取總線波形如圖5所示，邏輯1的差分電壓約為1.60V。

圖4 RSM485PHT組網(wǎng)通信框圖

圖5 3m雙絞線、500kbps時(shí)VAB波形

下圖為本次RSM485PHT測(cè)試的電阻分壓等效圖，當(dāng)總線上有6個(gè)節(jié)點(diǎn)進(jìn)行通信時(shí)，相當(dāng)于6個(gè)R上 、6個(gè)R 下 、6個(gè)R內(nèi)并聯(lián)，此時(shí)VAB高電平電壓計(jì)算值為VAB =(R內(nèi) /6)/(R上 /6+R內(nèi) /6+R下 /6)*VCC，取VCC=5.1V，V ~AB~ =1.72V。考慮到線阻的分壓，此計(jì)算值1.72V與實(shí)測(cè)波形幅值1.60V基本吻合。

圖6 RSM485PHT電阻分壓等效圖

因?yàn)榭偩€端邏輯1電平幅值僅有1.6V左右，該幅值的抗擾能力相對(duì)較弱且影響了通信距離的進(jìn)一步拉長(zhǎng)，現(xiàn)考慮通過外加偏置電阻將總線幅值抬高至3.5V左右。通過公式VAB=(R內(nèi) /6)/(R上等效 +R內(nèi) /6+R下等效 )*VCC，可計(jì)算出R 上等效 =R上等效 ≈2.75kΩ，外加上下拉電阻值約為4.1kΩ。如圖7所示為外接3.5kΩ上下拉電阻時(shí)總線的通信波形圖（外加偏置電阻增加功耗約為5.1V/3.5k≈1.4mA，在可接受的范圍內(nèi)），因?yàn)閷?shí)焊偏置電阻值3.5kΩ小于4.1kΩ，實(shí)際總線邏輯1幅值為3.92V高于預(yù)設(shè)值3.5V。

圖7 外加3.5kΩ偏置電阻時(shí)差分波形圖

接入終端電阻120Ω*2

在上述接入3.5kΩ上下拉電阻的環(huán)境下再接入120Ω的終端電阻，此時(shí)電阻分壓等效圖6中的R內(nèi)等效 ≈60Ω，將各數(shù)值代入VAB =(R內(nèi)等效 )/(R上等效 +R內(nèi)等效 +R下等效 )*VCC，計(jì)算得出電壓約為60mV，測(cè)試波形如圖8所示。此時(shí)高電平處于門限-200mV~+200mV門限內(nèi)，收發(fā)器無法識(shí)別邏輯1，造成通信錯(cuò)誤。

圖8 接入120Ω終端時(shí)差分波形圖

總結(jié)

在使用我司自動(dòng)收發(fā)模塊RSM485PHT或RSM485M時(shí)，如果總線邏輯1電平較低可通過外接偏置電阻來調(diào)節(jié)總線電平，偏置電阻值過小將增加額外的功耗，電阻值太大調(diào)節(jié)效果將不明顯。偏置電阻值可以根據(jù)實(shí)際節(jié)點(diǎn)數(shù)量算出等效電阻值，再代入阻抗分壓公式（VCC*R 內(nèi)等效 ）/（R上等效 +R 內(nèi)等效 +R下等效 ）=VAB計(jì)算出，其中VCC可取5.1V，VAB一般取2.5V~4.0V。

具備自動(dòng)收發(fā)功能的模塊RSM485PHT或RSM485M的總線邏輯1電平是通過AB線的偏置電阻來驅(qū)動(dòng)，其能力弱于推挽驅(qū)動(dòng)，因此一般情況下我們不建議用戶加終端電阻。如果通信速率高、通信距離長(zhǎng)，總線信號(hào)質(zhì)量很差，需要加終端電阻來減弱反射信號(hào)或提供泄放寄生電容能量的路徑，可以選擇稍大阻值的電阻，并且可以考慮通過在AB線上加小阻值的偏置電阻兩者配合共同來調(diào)節(jié)總線的電平。

總的來說在使用自動(dòng)收發(fā)RS-485進(jìn)行通信時(shí)一定要確保 A/B 線差分電壓不會(huì)處于-200mV ~+200mV 范圍內(nèi)；若邏輯1或邏輯0的差分電平幅值較低，可以通過外加小的偏置電阻來進(jìn)行調(diào)整；一般情況下不建議用戶接終端電阻，如果要接盡量選擇較大的阻值同時(shí)與外接偏置電阻搭配使用。

審核編輯：湯梓紅