電子發(fā)燒友網(wǎng)報道(文/周凱揚)隨著摩爾定律失效,高性能計算芯片的規(guī)模進一步擴大,數(shù)據(jù)中心集群龐大的功耗已經(jīng)成為我們不得不面臨的問題。早在2015年SIA的預(yù)測中,到2040年全球計算資源的能源供給就不再具有可持續(xù)性,而如今隨著人工智能的爆發(fā),計算資源的需求更是猛漲。
以用于訓(xùn)練AI大模型的計算資源為例,每六個月翻倍的速度已經(jīng)遠超高性能計算集群的組建速度。無需等到2040年,到了2030年訓(xùn)練單個大模型所需的資源就將超過TOP500所有超算的算力總和,而所需要的電力供應(yīng)也將達到國家級。解決能源可持續(xù)的問題已經(jīng)避無可避了,但除非我們放緩發(fā)展速度,或是顛覆計算方式,是很難實現(xiàn)這一目標的。
對于應(yīng)用層還沒進入商業(yè)模式成熟和完全盈利的人工智能來說,放緩發(fā)展速度自然是不可取的。那么也就只剩下顛覆計算方式一途,而大幅降低能耗的超導(dǎo)計算,也就理所當(dāng)然地成了多數(shù)研究的重點方向。
顯著降低功耗,最大開銷成為冷卻
2020年,日本國立橫濱大學(xué)的一個研究小組就展示了一個超導(dǎo)CPU,并成功實現(xiàn)了流片。該處理器主要采用約瑟夫森結(jié)架構(gòu)打造,這是一種經(jīng)典的超導(dǎo)三層器件架構(gòu),也是超導(dǎo)邏輯單元中取代晶體管的基礎(chǔ)元件。因為其獨特的物理特性,該器件工作時的開關(guān)功耗只有10-21J左右,這樣一來動態(tài)功耗相比傳統(tǒng)CMOS器件極大降低,加之超導(dǎo)體無電阻的特性,靜態(tài)功耗無限趨近于零。
超導(dǎo)體的出現(xiàn)為降低功耗提供了最大的可能性,因為其在通過電流時并不會消耗能量。最大的能耗開支莫過于需要在低溫下工作的冷卻方案供電,比如超導(dǎo)芯片的處理單元,往往需要低至4K的冷卻溫度。但即便如此,幾乎零電阻的互聯(lián)、基于超短脈沖構(gòu)建的數(shù)字邏輯,都為現(xiàn)代計算資源大規(guī)模擴展提供了足夠的優(yōu)勢。
而且隨著計算資源規(guī)模的擴大,冷卻方案開銷的邊際成本也會越小,據(jù)imec研究表明,一旦達到數(shù)十petaflops,超導(dǎo)計算機相比傳統(tǒng)的計算機就要節(jié)能了,而這樣的算力要求,TOP500中排名前30的超算已經(jīng)可以做到了。
而Imec近期發(fā)布了他們采用標準CMOS工藝制造的超導(dǎo)計算單元,基于該技術(shù)打造的處理器能效將是當(dāng)下最高效芯片的100倍,甚至可以將一個數(shù)據(jù)中心級別的計算資源塞進鞋盒大小的系統(tǒng)中。
將超導(dǎo)帶出實驗室的方法——兼容現(xiàn)有的CMOS制造技術(shù)
盡管超導(dǎo)可以降低功耗提高計算密度,但對于目前的大部分研究來說,都只停留在實驗室階段,要想真正實現(xiàn)大規(guī)模量產(chǎn)無異于癡人說夢。比如上文提到的橫濱國立大學(xué)超導(dǎo)CPU,就是基于超導(dǎo)鈮實現(xiàn)的,這種材料在可預(yù)測的實驗室環(huán)境中表現(xiàn)良好,但要想用于制造工藝中就存在不少難題了。
鈮對傳統(tǒng)半導(dǎo)體加工溫度及其周圍材料都很敏感,一加熱就會失去超導(dǎo)能力,因此與標準CMOS工藝流程不兼容。為此,imec改用了氮化鈮鈦作為基礎(chǔ)超導(dǎo)材料。氮化鈮鈦可以承受CMOS制造工藝所用的溫度,而且與周圍層的反應(yīng)較少。
同時imec還為約瑟夫森結(jié)的勢壘層選擇了一個新材料,無定形硅。傳統(tǒng)的約瑟夫森結(jié)勢壘層材料,比如氧化鋁等,可以在可控的條件下生長,但為了達到遠高于CMOS工藝芯片的密度,就必須進一步壓縮其厚度,可這么薄的氧化物已經(jīng)到了無法制造的程度。無定形硅的出現(xiàn),則允許使用更厚的勢壘層,實現(xiàn)210nm這樣的臨界尺寸。
在電路層面,同樣需要對邏輯和存儲結(jié)構(gòu)重新設(shè)計。Imec設(shè)計出了一種全新的邏輯架構(gòu),名為脈沖守恒邏輯,輸入和輸出的數(shù)量保持一致,且SFQ(單通量量子)的總數(shù)保持守恒。通過不同約瑟夫森結(jié)和電容的組合將SFQ引導(dǎo)至不同輸出,從而產(chǎn)生我們常見的邏輯OR和AND。在Imec的設(shè)計中,SRAM也是基于約瑟夫森結(jié)重新設(shè)計的,不過DRAM還是采用傳統(tǒng)的硅工藝,但也需要從室溫降低至77K的低溫環(huán)境,用于提高效率。
鞋盒大小的數(shù)據(jù)中心,也需要3D堆疊實現(xiàn)
在基于CMOS工藝打造的數(shù)字芯片上,隨著縮小晶體管變得越來越困難,我們已經(jīng)開始廣泛利用3D堆疊技術(shù)提高性能。但由于芯片內(nèi)部的超大功率和熱量,堆疊方案已經(jīng)逐漸面臨更大的挑戰(zhàn),如何做好散熱成了多數(shù)3D堆疊方案必須解決的首要問題。
對于基于超導(dǎo)體的芯片設(shè)計而言,同樣可以借助3D堆疊來實現(xiàn)更高的密度。結(jié)合硅中介層和玻璃基板這樣的先進封裝技術(shù),將超導(dǎo)處理單元與嵌入式超導(dǎo)SRAM和DRAM堆疊在一起。芯片的大部分都將浸沒在液氮中,冷卻至4K。
在imec的模擬中,他們將100塊超導(dǎo)體芯片板打造堆疊在一起,中間只留出極小的空間,整個系統(tǒng)的體積大小只有20x20x12厘米,與一個鞋盒大小近似。但正是這樣一個鞋盒大小的系統(tǒng),總功耗只有500kW,卻可以提供將近20exaflops(BF16)的算力。
而這僅僅是Imec路線圖中第一套方案,在后續(xù)的產(chǎn)品中,會進一步縮小約瑟夫森結(jié)和互聯(lián)的尺寸。未來通過進一步提高邏輯芯片的密度,芯片板的數(shù)量也會隨之減少,這樣提高性能的同時,也會降低工藝復(fù)雜性和成本。
寫在最后
盡管超導(dǎo)計算讓我們看到了可行的技術(shù)路線,但即便是imec也不認為超導(dǎo)數(shù)據(jù)技術(shù)會取代傳統(tǒng)的CMOS計算,而只是作為部分特定應(yīng)用補充。這一技術(shù)的主要應(yīng)用場景還是在大型的數(shù)據(jù)中心,為人工智能和機器學(xué)習(xí)處理提供基于云端的訓(xùn)練推理等,因為只有這樣的環(huán)境內(nèi)才能有條件實現(xiàn)超導(dǎo)所需的冷卻技術(shù)。在消費電子領(lǐng)域,傳統(tǒng)的CMOS硅工藝依然不可取代。
值得一提的是,這一技術(shù)與Imec基于CMOS制造工藝的超導(dǎo)量子比特技術(shù)同樣可以做到無縫集成,可以說是電子計算與量子計算的完美結(jié)合。但即便搞定了基礎(chǔ)材料工程設(shè)計,以及架構(gòu)的設(shè)計,還有電路開發(fā)設(shè)計這一環(huán)目前沒有打通,需要EDA廠商為其開發(fā)特定的流程工具。
-
處理器
+關(guān)注
關(guān)注
68文章
19896瀏覽量
235365 -
CMOS
+關(guān)注
關(guān)注
58文章
6025瀏覽量
238919 -
算力
+關(guān)注
關(guān)注
2文章
1201瀏覽量
15664
發(fā)布評論請先 登錄
揭秘瑞芯微算力協(xié)處理器,RK3576/RK3588強大算力搭檔

(原創(chuàng))昇騰310B(8T/20T)算力主板定制方案
【一文看懂】什么是端側(cè)算力?


算智算中心的算力如何衡量?

走進北大 | 算能RISC-V通用處理器設(shè)計成功開課

算力基礎(chǔ)篇:從零開始了解算力

【「算力芯片 | 高性能 CPU/GPU/NPU 微架構(gòu)分析」閱讀體驗】--全書概覽
名單公布!【書籍評測活動NO.43】 算力芯片 | 高性能 CPU/GPU/NPU 微架構(gòu)分析
算力的分類與現(xiàn)代生活

用ARMxy ARM工業(yè)控制器自帶的1Tops算力實現(xiàn)高性能圖像處理

評論