來源：內(nèi)容由半導體行業(yè)觀察（ID：icbank）編譯自keysight，謝謝。

將半導體知識產(chǎn)權(quán) (IP) 模塊集成到復雜的集成電路 (IC) 設(shè)計中帶來了許多嚴峻的挑戰(zhàn)。現(xiàn)代 IC 設(shè)計團隊通常分布在不同的國家，他們必須合作以應對多工具設(shè)計流程，并且經(jīng)常缺乏本地開發(fā)的半導體 IP 專業(yè)知識。此外，向基于小芯片的設(shè)計的轉(zhuǎn)變以及遵守出口管制等嚴格法規(guī)的壓力要求對內(nèi)部和第三方 IP（知識產(chǎn)權(quán)）進行嚴格的可追溯性和有效管理。

本文深入探討了半導體 IP 的世界，如何對 IP 進行分類，在整個生命周期中管理這些重要資產(chǎn)所面臨的挑戰(zhàn)和趨勢，小芯片對 IP 管理的影響，以及簡化半導體 IP 管理的關(guān)鍵策略。

什么是半導體IP？半導體 IP 模塊或 IP 核是片上系統(tǒng) (SoC) 和集成電路 (IC) 設(shè)計的基礎(chǔ)元素。這些預先設(shè)計和預先驗證的設(shè)計組件允許重復使用現(xiàn)有功能元素，從而簡化了開發(fā)過程，加快了設(shè)計流程，使設(shè)計人員能夠?qū)Ｗ⒂趧?chuàng)新產(chǎn)品差異化。

IP 核的復雜程度取決于特定的設(shè)計要求。如圖 1 所示，在 SoC 中，簡單的 IP 塊包括內(nèi)存和外圍子系統(tǒng)，如通用串行總線 (USB)。更復雜的 IP 塊通常由專業(yè)公司開發(fā)，包括主處理器內(nèi)核，如 GPU 和 CPU。有效管理這些 IP 至關(guān)重要。

半導體IP簡史

半導體知識產(chǎn)權(quán) (IP) 的歷史反映了基于模塊化的設(shè)計方法的關(guān)鍵轉(zhuǎn)變，這種方法使芯片設(shè)計民主化并塑造了數(shù)十年的電子設(shè)計行業(yè)。

一、20 世紀 80 年代：設(shè)計庫的早期發(fā)展

20 世紀 80 年代計算機輔助設(shè)計 (CAD) 工具的出現(xiàn)開啟了芯片開發(fā)的新紀元。對于日益復雜和集成的 SoC，小公司幾乎不可能（負擔不起）自行開發(fā)所有必要的模塊。因此，SoC 開發(fā)人員開始認識到共享和授權(quán)以前的設(shè)計元素（原始硅 IP 核）的價值，以降低開發(fā)成本。

二、20 世紀 90 年代：硅 IP 市場的崛起

20 世紀 90 年代，電子行業(yè)迎來了爆炸式增長，無線電話、游戲機和個人電腦等行業(yè)的蓬勃發(fā)展推動了這一行業(yè)的發(fā)展。這一繁榮促使半導體設(shè)計公司縮短產(chǎn)品上市時間，并通過 IP 重用更快地轉(zhuǎn)向新工藝節(jié)點。ASIC 公司創(chuàng)造了“內(nèi)容”，催生了早期的 IP 公司。隨著對 IP 的需求不斷增長，本世紀后半葉出現(xiàn)了多家第三方 IP 供應商，例如 Artisan Components 和 Virage Logic。

三、21 世紀：整合與融合

最初只是簡單的 RTL（寄存器傳輸級）數(shù)據(jù)，現(xiàn)在已經(jīng)發(fā)生了重大變化，現(xiàn)在包含一套復雜的功能，包括模擬和數(shù)字組件、驗證套件、綜合腳本等。更復雜的 IP 核的成本可能高達數(shù)十萬到數(shù)百萬美元。

為了促進無縫 IP 集成，AMBA 等標準已經(jīng)開發(fā)出來。此外，半導體 IP 領(lǐng)域也經(jīng)歷了相當大的整合，ARM、Synopsys 和 Cadence 等行業(yè)巨頭紛紛收購規(guī)模較小的 IP 提供商，以擴大其產(chǎn)品組合。

半導體知識產(chǎn)權(quán)的類型半導體IP核根據(jù)技術(shù)和業(yè)務特點有多種分類，以下是一些常見的組織方案。硬 IP 核與軟 IP 核

一、硬 IP 核

硬 IP 核是針對特定芯片制造工藝定制的特定物理實現(xiàn)，通常與特定代工廠的要求一致。這些核已經(jīng)過綜合、布局和布線。常見的硬 IP 核包括內(nèi)存控制器（例如 DDR）和模擬或混合信號 IP 塊。

硬IP核的特點：

• 物理規(guī)范格式：硬 IP 以可立即使用的晶體管布局格式提供。
• 特定于工藝的設(shè)計：這些核心針對特定代工廠的工藝進行了優(yōu)化，重點關(guān)注該特定制造方法內(nèi)的性能、功率和面積效率。
• 固定功能：硬 IP 核專為特定功能或任務而設(shè)計，無法輕松修改或定制。它們也幾乎不需要額外的設(shè)計工作即可集成。

可預測的性能：由于硬IP是在物理層面實現(xiàn)的，因此可以提供可靠且特定的芯片性能。

二、軟IP核

作為一種動態(tài)替代方案，軟 IP 核提供可配置選項，從而提供增強的靈活性和適應性。常見的軟 IP 核包括數(shù)字模塊的可合成 RTL 設(shè)計、可配置的模擬 IP 以及專為合成到目標技術(shù)而設(shè)計的處理器核。

軟IP核的特點：

• 可配置性：軟 IP 為 SoC 設(shè)計工程師在設(shè)計探索和優(yōu)化階段提供了更大的自由度。它們在更高的抽象級別上運行，因此可以根據(jù)特定的應用需求進行修改。

靈活性：這些核心與技術(shù)無關(guān)，可以綜合并適應不同的工藝技術(shù)。

不同的半導體IP來源半導體IP主要有兩個來源：第三方或內(nèi)部開發(fā)團隊。

一、第三方IP定義

第三方硅 IP 是從外部供應商處獲得許可的，這使 IC 設(shè)計人員能夠訪問各種功能，而無需從頭開始設(shè)計。獲取第三方 IP 通常涉及許可協(xié)議和版稅支付，這可能會影響項目成本和知識產(chǎn)權(quán)所有權(quán)。對于此類 IP，組織必須跟蹤和維護供應商關(guān)系、供應商供應鏈（出于監(jiān)管和安全原因）、規(guī)模成本以及許可條款和條件的業(yè)務方面。

二、內(nèi)部IP的定義

內(nèi)部團隊開發(fā)半導體 IP 核以滿足定制和特定設(shè)計需求。內(nèi)部開發(fā)的 IP 需要經(jīng)過徹底的驗證和確認流程，以確保功能性、可靠性以及與其他系統(tǒng)組件的兼容性。設(shè)計團隊必須確保持續(xù)的維護和支持，包括針對較小工藝節(jié)點或設(shè)計修訂的更新。

按功能劃分的主要IP類別半導體 IP 還可以按照關(guān)鍵功能進行分類，以便于有效地發(fā)現(xiàn)和選擇。這些類別包括：

• 處理器 IP：這些是中央處理單元 (CPU) 和加速器的核心，從簡單的微控制器到復雜的多核處理器。
• 存儲器 IP：SRAM（靜態(tài)隨機存取存儲器）、DRAM（動態(tài) RAM）、Flash 和 ROM（只讀存儲器）等存儲器系統(tǒng)在 IC 內(nèi)存儲數(shù)據(jù)和指令。
• 模擬和混合信號 IP：這些 IP 核有助于處理模擬信號，例如模數(shù)轉(zhuǎn)換器 (ADC)、數(shù)模轉(zhuǎn)換器 (DAC)、模擬濾波器、PLL（鎖相環(huán)）、SerDes 和電源管理。
• 接口IP：這些IP核支持IC內(nèi)不同組件之間或IC之間的通信，包括USB、PCIe、HDMI（高清多媒體接口）、以太網(wǎng)和其他標準接口。
• 安全 IP：安全 IP 核專為硬件級加密、身份驗證和其他安全功能而設(shè)計，以保護 IC 免受未經(jīng)授權(quán)的訪問或攻擊
• 驗證 IP (VIP)：VIP 是預先設(shè)計的驗證組件和測試臺，用于驗證 IP 核和設(shè)計的功能和性能。它們可能包括一組用于驗證總線協(xié)議的斷言或旨在在定義的驗證方法中使用的模塊。VIP 的示例包括 FEC、CRC、UCIe1.2 和 USBV4。
• RF（射頻）IP：這些核心將 RF 功能添加到 SoC 設(shè)計中，包括發(fā)射器、接收器、合成器、低噪聲放大器和功率放大器。

每個類別在復雜的半導體設(shè)計生態(tài)系統(tǒng)中都發(fā)揮著特定的作用。

按開發(fā)方法對 IP 進行分類雖然對 IP 進行分類的主要方式之一是按功能，但 Keysight 提出了一種新的分類維度：開發(fā)方法。通過更深入地了解IP驅(qū)動的設(shè)計方法論，開發(fā)團隊可以對設(shè)計策略和開發(fā)資源的優(yōu)化有更多的了解。

一、第三方 IP

為了加快設(shè)計周期和提高生產(chǎn)率，越來越多的公司開始向第三方 IP 供應商尋求各種高質(zhì)量的預制組件。第三方 IP 的常見示例包括 CPU 內(nèi)核、內(nèi)存單元和加速器，它們在現(xiàn)代芯片設(shè)計中發(fā)揮著關(guān)鍵作用。但是，考慮芯片的基本構(gòu)建塊也很重要，例如 PDK、原始庫、標準單元和專用集成電路 (ASIC) 庫。評估這些基本構(gòu)建塊不僅要考慮其技術(shù)優(yōu)點（例如，最終設(shè)計中優(yōu)化的功率和面積），還要考慮非技術(shù)指標（例如，集成所需的工作量），這為未來的項目規(guī)劃提供了寶貴的見解。在組織層面，IP 采購團隊需要跟蹤第三方 IP 的業(yè)務方面。在選擇第三方 IP 時，不僅要權(quán)衡技術(shù)和運營優(yōu)點，還要權(quán)衡其業(yè)務影響。與 IP 供應商的業(yè)務關(guān)系、大規(guī)模購買 IP 的成本影響以及在特定應用中使用 IP 的許可協(xié)議等因素都是關(guān)鍵考慮因素。通過將 IP 的技術(shù)評估與強大的業(yè)務分析相結(jié)合，采購團隊可以做出明智的決策，確保第三方 IP 符合他們的戰(zhàn)略目標和設(shè)計要求。

二、企業(yè)知識產(chǎn)權(quán)

在快速發(fā)展的半導體設(shè)計領(lǐng)域，企業(yè)知識產(chǎn)權(quán) (IP) 是產(chǎn)品差異化的關(guān)鍵要素。這通常涉及直接應用已發(fā)布的 IP 版本。為了培養(yǎng)這樣的企業(yè) IP，半導體公司要么收購規(guī)模較小的 IP 公司，要么要求專業(yè)團隊有機增長，以發(fā)揮其專業(yè)知識。這些專業(yè)部門通常充當參與片上系統(tǒng) (SoC) 設(shè)計的其他產(chǎn)品團隊的內(nèi)部服務提供商，在公司的創(chuàng)新工作中發(fā)揮著至關(guān)重要的作用。從運營和技術(shù)角度來看，這些內(nèi)部團隊的功能相當于第三方 IP 供應商，盡管沒有第三方業(yè)務管理的復雜性。電子設(shè)計自動化 (EDA) 團隊是一個常見但經(jīng)常被忽視的例子。EDA 團隊通過與代工廠對接和為中大型半導體公司建模定制來管理工藝設(shè)計套件 (PDK)。采用第三方 IP 供應商的運營效率和思維方式對于這些專業(yè)團隊充分利用其在企業(yè) IP 戰(zhàn)略中的作用至關(guān)重要。這涉及在整個 IP 生命周期中細致地跟蹤他們的內(nèi)部客戶、每個團隊使用的特定 IP 版本以及在客戶項目中發(fā)現(xiàn)的任何問題。實施精簡的發(fā)布方法并利用跟蹤的數(shù)據(jù)來規(guī)劃未來的修改是提高企業(yè) IP 重用效率和生產(chǎn)力的關(guān)鍵步驟。

三、社區(qū)IP

社區(qū) IP 可實現(xiàn)有效的 IP 重用策略，因此設(shè)計團隊可以利用以前成功的設(shè)計項目中的可信 IP 來源。如果社區(qū) IP 以前有效，則只需根據(jù)新項目要求對其進行驗證即可。

一個典型的例子是鎖相環(huán) (PLL) IP，它通常用于組織內(nèi)各種應用的芯片設(shè)計。然而，PLL 的規(guī)格和要求因項目而異。工程團隊傾向于修改或增強已成功設(shè)計的 PLL 的功能和性能，以滿足新應用的需求，而不是重新開始每個 PLL 設(shè)計。PLL IP 的重復使用不僅大大縮短了設(shè)計周期，而且還降低了總體開發(fā)成本。

什么是 IP 重用

半導體 IP 重用是 SoC（片上系統(tǒng)）設(shè)計中必不可少的策略，隨著越來越多的系統(tǒng)公司選擇內(nèi)部開發(fā)大量組件，這一策略變得越來越重要。這種方法的核心是在新項目中使用預先存在的、經(jīng)過驗證的半導體知識產(chǎn)權(quán) (IP) 核心或設(shè)計模塊，從而避免從頭開發(fā)新 IP，從而簡化設(shè)計流程。

一、半導體設(shè)計中 IP 重用的主要優(yōu)勢

更快的設(shè)計周期：重復使用 IP 可以大幅縮短開發(fā)時間，使設(shè)計人員能夠?qū)①Y源分配給 SoC 設(shè)計的其他關(guān)鍵方面。增強產(chǎn)品差異化：IP 重用可以讓工程師有更多的時間專注于開發(fā)更高級、創(chuàng)新的功能，而非基礎(chǔ)功能。降低成本和風險：通過利用預先測試的 IP 塊，公司可以降低財務支出以及與現(xiàn)代設(shè)計中的性能缺陷相關(guān)的風險。

二、什么是半導體 IP 生命周期

半導體 IP 生命周期描述了硅 IP 核從創(chuàng)建到退役的各個階段。了解 IP 生命周期對于有效管理片上系統(tǒng) (SoC) 設(shè)計的復雜性和確保 IP 發(fā)揮其作用至關(guān)重要。識別：設(shè)計團隊確定 SoC 的具體 IP 要求。根據(jù)所需的功能，團隊決定是否開發(fā)或重復使用內(nèi)部 IP、從第三方供應商獲得許可或利用開源 IP。開發(fā)：無論是收購還是內(nèi)部開發(fā)，IP 都要經(jīng)過嚴格的開發(fā)、驗證和質(zhì)量控制流程，以滿足行業(yè)標準和設(shè)計要求。集成：硅片 IP 驗證后，會將其編入組織的設(shè)計庫中。然后，SoC 開發(fā)人員選擇并將其集成到系統(tǒng)架構(gòu)中，并將其與其他組件連接起來，確保兼容性和功能性。驗證：設(shè)計工程師通過廣泛的測試和模擬方法確保集成的 IP 核滿足嚴格的功能、性能和可靠性要求。部署：驗證成功后，SoC 設(shè)計進入物理芯片的制造過程。版本控制：隨著時間的推移，IP 核可能會進行優(yōu)化，包括更新新工藝節(jié)點、修復錯誤和增強性能。有效的版本控制可確保設(shè)計人員使用每個 IP 的正確版本。跟蹤：有效的半導體 IP 管理包括跟蹤其在各個項目中的使用情況、管理依賴關(guān)系、更新其物料清單 (BoM) 以及保持可追溯性以符合監(jiān)管要求。退役：隨著新標準和新要求的出現(xiàn)，舊的 IP 核將變得過時。但是，可能仍需要保留其文檔以滿足舊芯片的合同和監(jiān)管義務。