與通過源漏嵌入 SiC 應(yīng)變材料來提高NMOS 的速度類似，通過源漏嵌入SiGe 應(yīng)變材料可以提高PMOS的速度。源漏嵌入 SiGe 應(yīng)變技術(shù)被廣泛用于提高90nm 及以下工藝制程PMOS的速度。它是通過外延生長(zhǎng)技術(shù)在源漏嵌入SiGe 應(yīng)變材料，利用鍺和硅晶格常數(shù)不同，從而對(duì)襯底硅產(chǎn)生應(yīng)力，改變硅價(jià)帶的能帶結(jié)構(gòu)，降低空穴的電導(dǎo)有效質(zhì)量。

硅的晶格常數(shù)是5.431A，鍺的晶格常數(shù)是5.653A，硅與鍺的不匹配率是4.09%，從而使得 SiGe 的晶格常數(shù)大于純硅。圖2-10 所示為在硅襯底上外延生長(zhǎng) SiGe 應(yīng)變材料外延。SiGe 應(yīng)變材料會(huì)對(duì)橫向的溝道產(chǎn)生壓應(yīng)力，從而使溝道的晶格發(fā)生形變，晶格變小。

在 PMOS的源漏嵌入SiGe 應(yīng)變材料，如圖2-11所示，PMOS 的溝道制造在［110］方向上，SiGe 應(yīng)變材料會(huì)在該方向產(chǎn)生單軸的壓應(yīng)力，該壓應(yīng)力可以使價(jià)帶能帶發(fā)生分裂，重空穴帶離開價(jià)帶頂，輕空六帶占據(jù)價(jià)帶頂，從而減小溝道方向的空穴的電導(dǎo)有效質(zhì)量，最終源漏嵌入 SiGe 應(yīng)變材料可以有效地提高 PMOS 的速度。

源漏嵌入 SiGe 應(yīng)變材料也是利用選擇性外延技術(shù)生長(zhǎng)的。源漏嵌入 SiGe 應(yīng)變材料的工藝的硅源有SiCl4,SiHCl3,SiH2Cl3和SiH4，鍺源有GeH4，硅源中的氯原子（或者HCI）可以提高原子的活性，氯原子的數(shù)目越多，選擇性越好，這是因?yàn)槁瓤梢砸种芐i在氣相中和掩膜層表面成核。鍺含量是 SiGe 應(yīng)變材料外延工藝的一個(gè)重要參數(shù)，鍺的含量越高，應(yīng)力越大。但是，鍺含量過高容易造成位錯(cuò)，反而降低了應(yīng)力的效果。

圖2-12所示為PMOS 的源漏嵌入 SiGe應(yīng)變材料的工藝流程。