內(nèi)容提要

●Cadence 針對(duì)先進(jìn)節(jié)點(diǎn)SF2 全環(huán)繞柵極（GAA）推出經(jīng)優(yōu)化的Cadence.AI 數(shù)字與模擬工具，旨在提高結(jié)果質(zhì)量，加快電路工藝節(jié)點(diǎn)遷移

●Samsung Foundry 的所有多晶粒集成產(chǎn)品均采用Cadence 先進(jìn)的3D-IC 技術(shù)，加快了堆疊芯粒的設(shè)計(jì)和組裝速度

●Cadence 面向下一代AI 設(shè)計(jì)提供廣泛的IP 產(chǎn)品組合和工具，助客戶實(shí)現(xiàn)一次流片成功，縮短產(chǎn)品上市時(shí)間

楷登電子（美國(guó) Cadence 公司，NASDAQ：CDNS）近日宣布與 Samsung Foundry 開(kāi)展廣泛合作，旨在推動(dòng)技術(shù)進(jìn)步，包括加快 Samsung Foundry 的先進(jìn)全環(huán)繞柵極(GAA）節(jié)點(diǎn)上 AI 和 3D-IC 半導(dǎo)體的設(shè)計(jì)速度。Cadence 與 Samsung 的持續(xù)合作大大推進(jìn)了業(yè)界要求最苛刻應(yīng)用中的系統(tǒng)和半導(dǎo)體開(kāi)發(fā)，如人工智能、汽車、航空航天、超大規(guī)模計(jì)算和移動(dòng)應(yīng)用。

通過(guò)此次密切合作，Cadence 和 Samsung 展示出以下成果：

1Cadence.AI 可降低漏電功耗，促進(jìn) SF2 GAA 測(cè)試芯片的開(kāi)發(fā)：

Cadence 與 Samsung Foundry 密切合作，利用 CadenceCerebrus Intelligent Chip Explorer 和其 AI 技術(shù)，在 DTCO 和實(shí)施中，將 SF2 GAA 平臺(tái)的漏電功耗最小化。與性能最佳的基線流程相比，Cadence.AI 成功將漏電功耗降低 10% 以上。作為持續(xù)合作的一部分，雙方的共同客戶正積極參與使用 Cadence.AI 進(jìn)行 SF2 設(shè)計(jì)測(cè)試芯片的開(kāi)發(fā)。

2Cadence 的背面實(shí)現(xiàn)流程獲得了 Samsung Foundry SF2 認(rèn)證：

在 Cadence 和 Samsung Foundry 的通力合作下，完整的 Cadence 背面實(shí)現(xiàn)流程已獲得 SF2 節(jié)點(diǎn)認(rèn)證，可用于加速先進(jìn)設(shè)計(jì)的開(kāi)發(fā)。完整的 Cadence RTL-to-GDS 流程（包括 GenusSynthesis Solution、InnovusImplement System、QuantusExtraction Solution、PegasusVerification System、VoltusIC Power Integrity Solution和TempusTiming Signoff Solution）現(xiàn)已增強(qiáng)以支持背面實(shí)現(xiàn)要求，如背面布線、納米 TSV 插入、布局和優(yōu)化、簽核寄生參數(shù)提取、時(shí)序和 IR 分析以及 DRC。Cadence 背面實(shí)施流程已經(jīng)在一個(gè)成功的 Samsung SF2 測(cè)試芯片得到了驗(yàn)證，證明該流程已準(zhǔn)備就緒并可供使用。

3Cadence 與 Samsung Foundry 合作為 Samsung Foundry 的多晶粒產(chǎn)品提供解決方案：

Cadence Integrity3D-IC 平臺(tái)適用于 Samsung 的所有多晶粒集成產(chǎn)品，其早期分析和封裝感知功能現(xiàn)能兼容 Samsung 的 3DCODE 2.0 版本。此外，Cadence 和 Samsung 還利用各種差異化技術(shù)擴(kuò)大多晶粒合作，如使用 Cadence Celsius Studio 進(jìn)行熱翹曲分析，使用 Cadence Pegasus Verification System 進(jìn)行系統(tǒng)級(jí)電路布局驗(yàn)證。Cadence 還為 Samsung 提供封裝 PDK 支持，利用 Allegro X 系統(tǒng)縮短設(shè)計(jì)時(shí)間。該系統(tǒng)與 Integrity 3D-IC 平臺(tái)相結(jié)合，可優(yōu)化封裝設(shè)計(jì)流程。

4Cadence.AI 的 Virtuoso Studio 流程成功部署，用于模擬電路工藝遷移：

在 AI 驅(qū)動(dòng)的 Virtuoso Studio 中，基于目的的例化映射可快速重定向原理圖，而 Virtuoso Studio 先進(jìn)優(yōu)化平臺(tái)中的電路優(yōu)化幫助 Samsung 將 100MHz 振蕩器設(shè)計(jì)從 14nm 工藝遷移到 8nm 工藝，使周轉(zhuǎn)時(shí)間縮短 10 倍。此外，F(xiàn)inFET 到 GAA 模擬設(shè)計(jì)遷移參考流程可供雙方的共同客戶使用，且實(shí)驗(yàn)結(jié)果非常成功。

5Cadence mmWave RFIC 設(shè)計(jì)流程成功用于 14RF 電路設(shè)計(jì)流片：

Cadence 和 Samsung 成功完成了一個(gè) 48GHz 功率放大器設(shè)計(jì)的流片，證實(shí)可實(shí)現(xiàn)對(duì)強(qiáng)大、完整系統(tǒng)參考流程的硅驗(yàn)證。該流程利用 Cadence EMX Designer 進(jìn)行快速建模和自動(dòng)生產(chǎn)版圖，創(chuàng)建無(wú)源器件。利用 EMX 3D Planar Solver 進(jìn)行全設(shè)計(jì) EM 提取，利用 Voltus XFi 和 Quantus 進(jìn)行 EM/IR 分析，確保集成電路滿足嚴(yán)苛的指標(biāo)要求，利用 Pegasus 進(jìn)行 DRC/LVS 簽核，AWR VSS 則為執(zhí)行初始系統(tǒng)級(jí)預(yù)算和版圖后驗(yàn)證提供無(wú)縫環(huán)境。合作客戶可以放心地利用這一流程，及時(shí)向市場(chǎng)推出卓越的設(shè)計(jì)。

6Cadence Pegasus Verification System 已通過(guò) Samsung Foundry 4nm 和 3nm 工藝技術(shù)認(rèn)證：

通過(guò)與 Samsung Foundry 合作，Cadence 的物理驗(yàn)證流程得到優(yōu)化，能夠幫助使用 Samsung Foundry 先進(jìn)節(jié)點(diǎn)的共同客戶達(dá)到簽核準(zhǔn)確度和運(yùn)行時(shí)間目標(biāo)，縮短產(chǎn)品上市時(shí)間。Pegasus 系統(tǒng)現(xiàn)已通過(guò) Samsung Foundry 多個(gè)先進(jìn)節(jié)點(diǎn)的認(rèn)證，這些節(jié)點(diǎn)已經(jīng)過(guò)客戶的驗(yàn)證并投入生產(chǎn)，同時(shí)還提供簡(jiǎn)化的全包式許可支持。Pegasus 系統(tǒng)作為 iPegasus 集成到 AI 驅(qū)動(dòng)的 Cadence Virtuoso Studio 中，實(shí)現(xiàn)了設(shè)計(jì)中簽核質(zhì)量 DRC 和版圖實(shí)現(xiàn)中的交互式金屬填充，將周轉(zhuǎn)時(shí)間最多縮短 4 倍。

7Cadence IP 產(chǎn)品組合在先進(jìn)的 Samsung 節(jié)點(diǎn)上提供全面的行業(yè)解決方案：

●Cadence 基于Samsung SF5A 構(gòu)建的最新IP 包括業(yè)界卓越的 112G-ULR SerDes、PCIe 6.0/5.0、UCIe、DDR5-8400、DDR5/4-6400 內(nèi)存和USB 2.0PHYIP，為客戶提供完整的平臺(tái)解決方案

●Cadence 基于 Samsung SF5A 的PCIe 6.0 PHY IP已成功通過(guò)PCIe 5.0 x8 合規(guī)性認(rèn)證，并展示了與其他PCIe 5.0/6.0 系統(tǒng)和測(cè)試設(shè)備的無(wú)縫互操作性，進(jìn)一步展示了其PCIe 解決方案的成熟度

●Cadence 正在進(jìn)一步加強(qiáng)與 Samsung Foundry 的合作，不斷突破性能極限，為 Samsung SF4X 和 SF2 上的 GDDR7 設(shè)計(jì)先進(jìn)的內(nèi)存 IP，并通過(guò)這一新的內(nèi)存標(biāo)準(zhǔn)幫助重塑 HPC/AI 行業(yè)。

8Cadence 的先進(jìn)驗(yàn)證技術(shù)可應(yīng)對(duì) AI 設(shè)計(jì)復(fù)雜性：

Samsung Foundry 在 SF3 中應(yīng)用了 Cadence 的先進(jìn)驗(yàn)證技術(shù)，如 Palladium Enterprise Emulation System、JasperC、STG 和 Xcelium ML，以應(yīng)對(duì)日益復(fù)雜的 AI 芯片，并達(dá)到上市時(shí)間要求。

“Samsung 是一家典型的 chips-to-systems 公司，我們很榮幸能夠與其合作開(kāi)發(fā)這項(xiàng)技術(shù)，幫助雙方的共同合作伙伴設(shè)計(jì)下一代智能系統(tǒng)”，Cadence 高級(jí)副總裁兼定制IC 與 PCB 事業(yè)部總經(jīng)理Tom Beckley 說(shuō)道，“AI 與現(xiàn)代加速計(jì)算的超融合需要強(qiáng)大的硅基礎(chǔ)設(shè)施。有了這些新的 AI 驅(qū)動(dòng)的、經(jīng)過(guò)認(rèn)證的設(shè)計(jì)流程和標(biāo)準(zhǔn)化解決方案，我們的共同客戶可以放心地針對(duì) Samsung 先進(jìn)節(jié)點(diǎn)進(jìn)行設(shè)計(jì)工作，實(shí)現(xiàn)他們的設(shè)計(jì)和上市時(shí)間目標(biāo)。”

“Samsung 與Cadence 密切合作，共同推進(jìn)技術(shù)發(fā)展，幫助雙方客戶高效地向市場(chǎng)交付具有競(jìng)爭(zhēng)力的設(shè)計(jì)”，Samsung Electronics 副總裁兼晶圓代工設(shè)計(jì)技術(shù)團(tuán)隊(duì)負(fù)責(zé)人Sangyun Kim 表示，“在我們的共同努力下，客戶能夠利用 Samsung 的最新工藝和技術(shù)創(chuàng)新，突破最先進(jìn)的 AI、超大規(guī)模計(jì)算和移動(dòng) SoC 設(shè)計(jì)的極限?！?/p>

關(guān)于 Cadence

Cadence 是電子系統(tǒng)設(shè)計(jì)領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者，擁有超過(guò) 30 年的計(jì)算軟件專業(yè)積累?；诠镜闹悄芟到y(tǒng)設(shè)計(jì)戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設(shè)計(jì)概念成為現(xiàn)實(shí)。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計(jì)算、5G 通訊、汽車、移動(dòng)設(shè)備、航空、消費(fèi)電子、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場(chǎng)交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)十年名列美國(guó)財(cái)富雜志評(píng)選的 100 家最適合工作的公司。