產品簡述

MS5358 是采樣速率為 8kHz ~ 96kHz 的立體聲 A/D 轉換器，適

合于面向消費者的專業音頻系統。

MS5358 通過使用增強型雙位Δ Σ技術來實現其高精度的特點。

MS5358 是單端的模擬輸入，所以不需要外部器件。

音頻接口有兩種模式（最高有效位對齊，I2S），適合用于

DTV、DVR 和 AV 接收器的系統。

主要特點

? 線性相位抗混疊數字濾波器

? 單端輸入

? 帶失調電壓消除的數字高通濾波器

? 信噪失真比： 92dB

? 動態范圍： 102dB

? 信噪比： 102dB

? 采樣速率 8kHz 到 96kHz

? 主時鐘：

256fs/384fs/512fs/768fs (8kHz ~ 48kHz)

256fs/384fs (48kHz ~ 96kHz)

? 輸入電平： CMOS

? 主機/從機模式

? 音頻接口：24 位最高有效位對齊/I2S

? 電源：4.5 ~ 5.5V（模擬），2.7 ~ 3.6V（數字）

? 工作溫度范圍 -40°C ~ 105°C

? TSSOP16 封裝

應用

? 音頻接口

? DTV、 DVR 和 AV 接收器

產品規格分類

管腳圖

管腳說明

管腳說明

極限參數

芯片使用中，任何超過極限參數的應用方式會對器件造成永久的損壞，芯片長時間處于極限工作

狀態可能會影響器件的可靠性。極限參數只是由一系列極端測試得出，并不代表芯片可以正常工作在

此極限條件下。

AGND, DGND = 0V (1)

(1) 所有的電壓都以地為基準。

(2) AGND和DGND必須連接到同一個模擬地。

(3) PDN、DIF、MCLK、SCLK、LRCK、CKS0、CKS2引腳。

推薦工作條件

電氣參數

模擬特性

除非特別說明，Ta = 25°C; VA = 5.0V, VD = 3.3V, AGND = DGND = 0V; fs = 48kHz, 96kHz; SCLK = 64fs;

信號頻率 = 1kHz; 24 位數據;在 fs=48kHz 下測量頻率為 20Hz ? 20kHz,fs = 96kHz 下為 40Hz ? 40kHz。

(1) 這個值是輸入電壓的全擺幅(0dB)，輸入電壓正比于電壓 VA。Vin=0.6×VA(Vpp)。

(2) 電源抑制比中的電源是帶有 1kHz，50mVpp 交流信號的 VA 和 VD。

(3) 所有的數字輸入引腳和 CKS1 引腳都是通過 VD 和 DGND 來導通的。

如有需求請聯系——三亞微科技 王子文（16620966594）

(1) 通帶和阻帶頻率隨 fs 改變，如：PB=18.9kHz@±0.1dB 是 0.39375×fs。

(2) 數字濾波引入的計算延時時間。

(1) SCLK 的上升沿一定不能在 LRCK 上升和下降沿上。

(2) MS5358 能夠通過使 PDN=“L”來進行復位。

(3)這個周期是從 PDN=“H”之后 LRCK 上升沿數目的時間。

時序圖

如有需求請聯系——三亞微科技 王子文（16620966594）

功能描述

系統時鐘

從機模式下需要 MCLK，SCLK 和 LRCK(fs)時鐘，LRCK 時鐘的輸入必須與 MCLK 時鐘同步，但是相位

不是其關鍵因素。表 1 顯示了典型的采樣頻率和系統時鐘頻率的關系。表 2 顯示了 MCLK，SCLK 和通

過 CKS2-0 引腳來控制的主從機模式。

除非 PDN=“L”，所有的外部時鐘(MCLK,SCLK,LRCK) 必須存在。如果沒有提供這些時鐘，MS5358

可能由于使用內部動態刷新邏輯而汲取過量電流。如果外部時鐘不存在，那么 MS5358 需要被置為掉

電模式(PDN=“L”)。在主模式下，除非 PDN=“L”，一定需要提供主時鐘(MCLK)。

音頻接口格式

兩種不同的數據格式通過 DIF 引腳(表 3)選擇。在兩種模式中，串行數據格式是以最高位優先且以

2 的補碼的格式。在 SCLK 時鐘的下降沿發生時 SDTO 時鐘輸出。音頻接口支持兩種模式（主從機模

式）。在主機模式，SCLK 和 LRCK 輸出頻率與 fs 的關系符合 SCLK 頻率為 64fs，LRCK 頻率為 1fs。

數字高通濾波器

ADC 有一個數字高通濾波器來消除直流失調。高通濾波器的截止點是 1.0Hz(@fs = 48kHz)并且隨著

其采樣頻率(fs)而擴展。

掉電

當 PDN=“L”時，MS5358 被置為掉電模式，數字濾波器同時被復位。在上電之后應該進行一次復

位。在掉電模式中，VCOM 為 AGND 電平。當出現掉電模式之后一個模擬初始化周期開始。其中主機

模式下 4129 個 LRCK 時鐘周期，而從機模式下 4132 個 LRCK 時鐘周期后，輸出數據 SDTO 有效。在初

始化期間，兩個通道的 ADC 數字數據輸出被置為 2 的補碼“0”。初始化結束之后 ADC 的輸出才逐漸

符合對應的輸入信號（穩定大約需要群延時的時間）。

(1) 從機模式 4132/fs，主機模式 4129/fs

(2) 模擬輸入對應的數字輸出之間有群延時(GD)

(3) 在掉電狀態 A/D 輸出“0”

(4) 當外部時鐘 (MCLK,SCLK 和 LRCK) 停止時，MS5358 應該處于掉電狀態

系統復位

在上電后，PDN=“L”，MS5358 會被立即復位。在從機模式，MCLK 退出復位和掉電狀態之后，

內部時序通過 LRCK 的上升沿（模式 1 為下降沿）開始工作。直到 LRCK 輸入，否則 MS5358 將一直處

于掉電狀態。在主機模式，當 MCLK 輸入，內部時序才開始。

系統設計

圖 3 展示了系統連接圖。

1. MS5358 的 AGND 和 DGND 應該和外部數字器件(MPU,SDP 等)的地分開排布

2.所有的數字輸入引腳不應該懸空

3. CKS1 引腳應該被連接到 VA 或 AGND

地和電源退耦

MS5358 需要特別小心電源和地的排布。另外如果 VA 和 VD 分開，它們的上電順序并不是關鍵。

MS5358 的 AGND 和 DGND 一定要連接在同一個模擬地上。系統的模擬地和數字地應該被連在一起，并

且要靠近印刷電路板地的供電處。退耦電容應該盡可能靠近 MS5358，并且小的陶瓷電容應該靠最近。

電源基準

模擬電壓輸入范圍是由 VA 設置，VCOM 是 50%的 VA。一個 2.2uF 電容貼在 VCOM 引腳。為了避

免帶入 MS5358 不需要的耦合，所有信號特別是時鐘應該遠離 VCOM 引腳。

模擬輸入

ADC 輸入是單端而且內部通過 20kΩ電阻偏置在共模電壓(50%VA)(典型@fs=48kHz)。輸入信號范圍

隨著電源電壓擴張，正常情況為 0.6×VA Vpp(典型)。ADC 輸出數據格式是 2 的補碼。內部高通濾波器

消除直流失調電壓。

封裝外形圖

TSSOP16

——愛研究芯片的小王

審核編輯 黃宇