在現(xiàn)代電子應(yīng)用系統(tǒng)中 ，印刷電路板越來越復(fù)雜多層板的設(shè)計(jì)越來越普遍，大量使用各種表貼元件和B GA （ball grid array） 封裝元件，元器件的管腳數(shù)和管腳密度不斷提高，使用萬用表、示波器測(cè)試芯片的傳統(tǒng)“探針”方法已不能滿足要求。在這種背景下，早在 20 世紀(jì) 80 年代，聯(lián)合測(cè)試行動(dòng)組（joint testaction group，簡(jiǎn)稱 J TA G） 起草了邊界掃描測(cè)試（ boundary2scan testing ，簡(jiǎn) 寫 BST） 規(guī) 范，后 來 在1990 年被批準(zhǔn)為 IEEE 標(biāo)準(zhǔn) 1149. 121990 規(guī)定，簡(jiǎn)稱JTAG標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)規(guī)定了進(jìn)行邊界掃描測(cè)試所需要的硬件和軟件。自從1990 年批準(zhǔn)后，IEEE 分別于1993 年和1995 年對(duì)該標(biāo)準(zhǔn)作了補(bǔ)充，形成了現(xiàn)在使用的IEEE1149.1a-1993 和IEEE1149.1b-1994。JTAG 主要應(yīng)用于：電路的邊界掃描測(cè)試和可編程芯片的在線系統(tǒng)編程。

邊界掃描測(cè)試有兩大優(yōu)點(diǎn) ：一個(gè)是方便芯片的故障定位，迅速準(zhǔn)確地測(cè)試兩個(gè)芯片管腳的連接是否可靠，提高測(cè)試檢驗(yàn)效率；另一個(gè)是，具有 JTAG接口的芯片，內(nèi)置一些預(yù)先定義好的功能模式，通過邊界掃描通道來使芯片處于某個(gè)特定的功能模式，以提高系統(tǒng)控制的靈活性和方便系統(tǒng)設(shè)計(jì)。

現(xiàn)在，所有復(fù)雜的 IC 芯片幾乎都具有JTAG控制接口，JTAG控制邏輯簡(jiǎn)單方便，易于實(shí)現(xiàn)。

邊界掃描技術(shù)的應(yīng)用

對(duì)于需要進(jìn)行IC元件測(cè)試的設(shè)計(jì)人員來說，只要根據(jù)TA P控制器的狀態(tài)機(jī)，設(shè)計(jì)特定的控制邏輯，就可以進(jìn)行IC元件的邊界掃描測(cè)試或利用JTA G接口使IC元件處于某個(gè)特定的功能模式。

Inter的PC I to PC I橋片21154，BGA封裝，共304個(gè)管腳，具有符合IEEE 114911標(biāo)準(zhǔn)的JTA G控制引腳。在設(shè)計(jì)的一個(gè)CompactPC I系統(tǒng)中，需要利用JTA G控制使其進(jìn)入一種高阻模式（H IGHZ模式，這是IEEE 114911推薦的任選模式之一）。在這種模式下。芯片的所有輸出管腳都處于無效態(tài)即高阻態(tài)。要使21154進(jìn)入H IGHZ，必須將位碼00101寫入指令寄存器，這時(shí)，邊界測(cè)試數(shù)據(jù)寄存器選擇的是旁通寄存器。

21154 的 JTA G 控制步驟

21154正常工作時(shí)，TM S持續(xù)為高電平或TRST=0。

控制21154進(jìn)入JTA G H IGHZ狀態(tài)需要經(jīng)過以下6個(gè)步驟：

（1）TRST=1。

（2）進(jìn)入SH IFT IR狀態(tài)：在連續(xù)5個(gè)TCK（上升沿），使TM 3=01100，則進(jìn)入SH IFT_IR狀態(tài)。

（3）將指令碼寫入指令寄存器：在SH IFT_IR狀態(tài)，通過TD I將00101寫入指令寄存器，需要5個(gè)時(shí)鐘周期。

（4）進(jìn)入EX IT l IR狀態(tài)：在SH IFT_IR狀態(tài)的第5個(gè)TCK的上升沿（最后一個(gè)指令碼），使TM S=1，則進(jìn)入EX IT l IR狀態(tài)。

（5）進(jìn)入U(xiǎn) pdate IR狀態(tài)：進(jìn)入EX IT l IR狀態(tài)后，再使TM S=1，則進(jìn)入U(xiǎn) pdate IR狀態(tài)。

（6）進(jìn)入Run Test?Idle狀態(tài)：進(jìn)入U(xiǎn) pdate IR狀態(tài)后，再使TM S=0，則進(jìn)入Run Test?Idle狀態(tài)，此時(shí)，21154進(jìn)入H IGHZ狀態(tài)。

21154的JTA G控制V erilog HDL代碼

說明：BeginJTA G_1是控制21154進(jìn)入H IGHZ的觸發(fā)信號(hào)。低電平有效。

A lw ays

@ （BeginJTA G_ 1， Clk）

Begin

T rst 《 = ′0′

Jtag_ stste《 = s0;

Case （Jtag_ stste）

s0：

if （BeginJTA G_ 1= ′0′）

Begin

T rst《 = ′1′;

Tm s《 = ′0′;

Jtag_ stste《 = s1;

end

else begin

Jtag_ stste《 = s0;

end

s1：

Tm s《 = ′0′;

T id《 = ′0′;

Jtag_ stste《 = s2;

s2：

Tm s《 = ′1′;

T id《 = ′0′;

Jtag_ stste《 = s3;

s3：

Tm s《 = ′1′;

T id《 = ′0′;

Jtag_ stste《 = s4;

s4：

Tm s《 = ′0′;

T id《 = ′0′;

Jtag_ stste《 = s5;

s5：

Tm s《 = ′0′;

T id《 = ′0′;

Jtag_ stste《 = s6;

s6：

Tm s《 = ′0′;

T id《 = ′0′;

Jtag_ stste《 = s7;

s7：

Tm s《 = ′0′;

T id《 = ′0′;

Jtag_ stste《 = s8;

s8：

Tm s《 = ′0′;

T id《 = ′1′;

Jtag_ stste《 = s9;

s9：

Tm s《 = ′0′;

T id《 = ′0′;

Jtag_ stste《 = s10;

s10：

Tm s《 = ′1′;

T id《 = ′1′;

Jtag_ stste《 = s11;

s11：

Tm s《 = ′0′;

T id《 = ′0′;

Jtag_ stste《 = s12;

s12：

Tm s《 = ′0′;

T id《 = ′0′;

O thers：

end case

End

上述代碼，經(jīng)過編譯、仿真，得到圖7所示JTA G控制時(shí)序波形。在設(shè)計(jì)的系統(tǒng)中，將上述V erilog HDL代碼經(jīng)過編譯后生成目標(biāo)文件，寫入A ltera公司的可編程邏輯芯片EPM 7128SLC84_7（在此芯片內(nèi)還有其他邏輯），當(dāng)BeginJTA G_1=0時(shí)，實(shí)現(xiàn)了控制21154進(jìn)入JTA G高阻狀態(tài)。

邊界掃描九大指令

Extest指令--強(qiáng)制指令

用于芯片外部測(cè)試，如互連測(cè)試

測(cè)試模式下的輸出管腳，由BSC update鎖存驅(qū)動(dòng)（BSC注釋：寄存器的每一個(gè)單元分配給IC芯片的相應(yīng)引腳，每一個(gè)獨(dú)立的單元稱為BSC（Boundary-Scan Cell）邊界掃描單元。）

BSC scan鎖存捕獲的輸入數(shù)據(jù)

移位操作，可以從TDI輸入測(cè)試激勵(lì)，并從TDO觀察測(cè)試響應(yīng)。

在移位操作后，新的測(cè)試激勵(lì)存儲(chǔ)到BSC的update鎖存

原先EXTEST指令時(shí)強(qiáng)制為全“0”的，在IEEE 1149.1--2001中，這條強(qiáng)制取消了。選擇EXTEST指令時(shí)，IC工作在邊界掃描外部測(cè)試模式（external boundary-test mode），也就是說對(duì)IC的操作影響芯片的正常工作。選擇邊界掃描寄存器連通TDI和TDO。在這種指令下，可以通過邊界掃描輸出單元來驅(qū)動(dòng)測(cè)試信號(hào)至其他邊界掃描芯片，以及通過邊界掃描輸入單元來從其他邊界掃描芯片接收測(cè)試信號(hào)。EXTEST指令是IEEE 1149.1標(biāo)準(zhǔn)的核心所在，在邊界掃描測(cè)試中的互連測(cè)試（interconnect test）就是基于這個(gè)指令的。

（該指令初始化外部電路測(cè)試，主要用于板級(jí)互連以及片外電路測(cè)試。EXTEST指令在Shift-DR狀態(tài)時(shí)將掃描寄存器BSR寄存器連接到TDI與TDO之間。在Capture-DR狀態(tài)時(shí)，EXTEST指令將輸入管腳的狀態(tài)在TCK的上升沿裝入BSR中。EXTEST指令從不使用移入BSR中的輸入鎖存器中的數(shù)據(jù)，而是直接從管腳上捕獲數(shù)據(jù)。在Update-DR狀態(tài)時(shí)，EXTEST指令將鎖存在并行輸出寄存器單元中的數(shù)據(jù)在TCK的下降沿驅(qū)動(dòng)到對(duì)應(yīng)的輸出管腳上去。）

Sample/Preload指令--強(qiáng)制指令

在進(jìn)入測(cè)試模式前對(duì)BSC進(jìn)行預(yù)裝載

輸入輸出管腳可正常操作

輸入管腳數(shù)據(jù)和內(nèi)核輸出數(shù)據(jù)裝載到BSC的scan鎖存中。

移位操作，可以從TDI輸入測(cè)試激勵(lì)，并從TDO觀察測(cè)試響應(yīng)。

在移位操作后，新的測(cè)試激勵(lì)存儲(chǔ)到BSC的update鎖存。

原先這兩個(gè)指令是合在一起的，在IEEE 1149.1--2001中這兩個(gè)指令分開了，分成一個(gè)SAMPLE指令，一個(gè)PRELOAD指令。選擇SAMPLE/PRELOAD指令時(shí)，IC工作在正常工作模式，也就是說對(duì)IC的操作不影響IC的正常工作。選擇邊界掃描寄存器連通TDI和TDO。 SAMPLE指令---通過數(shù)據(jù)掃描操作（Data Scan）來訪問邊界掃描寄存器，以及對(duì)進(jìn)入和離開IC的數(shù)據(jù)進(jìn)行采樣。PRELOAD指令---在進(jìn)入EXTEST指令之前對(duì)邊界掃描寄存器進(jìn)行數(shù)據(jù)加載。

（在Capture-DR狀態(tài)下，SAMPLE/PRELOAD指令提供一個(gè)從管腳到片上系統(tǒng)邏輯的數(shù)據(jù)流快照，快照在TCK上升沿提取。在Update-DR狀態(tài)時(shí)，SAMPLE/PRELOAD指令將BSR寄存器單元中的數(shù)據(jù)鎖存到并行輸出寄存器單元中，然后由EXTEST指令將鎖存在并行輸出寄存器單元中的數(shù)據(jù)在TCK的下降沿驅(qū)動(dòng)到對(duì)應(yīng)的輸出管腳上去。）

Bypass指令--強(qiáng)制指令

提供穿透芯片的最短通路。

輸入輸出管腳可正常操作

選擇一位的旁路（Bypass）寄存器

強(qiáng)制全為1和未定義的指令為Bypass指令 BYPASS指令為全“1”。選擇BYPASS指令時(shí)，IC工作在正常工作模式，選擇一位的BYPASS寄存器連通TDI和TDO，數(shù)據(jù)的通過不影響IC的正常工作。

（BYPASS指令通過在TDI和TDO之間放置一個(gè)1位的旁通寄存器，這樣移位操作時(shí)只經(jīng)過1位的旁通寄存器而不是很多位（與管腳數(shù)量相當(dāng)）的邊界掃描寄存器BSR，從而使得對(duì)連接在同一JTAG鏈上主CPU之外的其他芯片進(jìn)行測(cè)試時(shí)提高效率。）

INTEST指令 ---可選指令

選擇INTEST指令時(shí)，IC工作在邊界掃描內(nèi)部測(cè)試模式（internal boundary-test mode），選擇邊界掃描寄存器連通TDI和TDO。在這種指令下，可以通過邊界掃描輸出單元來驅(qū)動(dòng)測(cè)試信號(hào)至其內(nèi)部邏輯，以及通過邊界掃描輸入單元來從 其內(nèi)部邏輯接受測(cè)試信號(hào)。

RUNBIST指令 ---可選指令

選擇RUNBIST指令時(shí)，IC工作在自測(cè)試模式（self-test mode），對(duì)IC的內(nèi)部邏輯進(jìn)行全面的自測(cè)試，通過選擇用戶自定義的數(shù)據(jù)寄存器連通TDI和TDO。在這種指令下，邊界掃描單元的輸出被內(nèi)部邏輯控制了，所以外部信號(hào)不能干擾其相鄰IC。

IDCODE指令 ---可選指令

選擇IDCODE指令時(shí)，IC工作在正常工作模式，選擇數(shù)據(jù)識(shí)別寄存器（data identification register）連通TDI和TDO。數(shù)據(jù)識(shí)別寄存器是一個(gè)32位的寄存器，內(nèi)容包括IC的生產(chǎn)廠商，芯片類型，版本等。訪問數(shù)據(jù)識(shí)別寄存器不會(huì)影響 IC的正常工作。由于IDCODE指令是可選的，不是每個(gè)芯片都有的，所以當(dāng)對(duì)一個(gè)邊界掃描鏈（scan chain）執(zhí)行IDCODE指令來輸出所有IDCODE時(shí)，有IDCODE指令的芯片就選擇IDCODE寄存器，輸出輸出IDCODE，沒有 IDCODE指令的芯片會(huì)自動(dòng)選擇BYPASS寄存器，輸出一個(gè)“0”。

（讀取CPU ID號(hào)指令。在設(shè)計(jì)中存在device identification register時(shí)，TAP強(qiáng)制定義。該指令將處理器的ID號(hào)寄存器連接到TDI和TDO之間。）

USERCODE指令 ---可選指令

選擇USERCODE指令時(shí)，IC工作在正常工作模式，選擇用戶自定義數(shù)據(jù)寄存器（user defined test data register）連通TDI和TDO。USERCODE指令一般是在進(jìn)行芯片內(nèi)部測(cè)試時(shí)用的。

CLAMP指令 ---可選指令

CLAMP指令使IC的輸出置于由邊界掃描寄存器的當(dāng)前內(nèi)容決定的邏輯電平上，選擇BYPASS寄存器連通 TDI和TDO。在加載這個(gè)指令之前，邊界掃描寄存器的內(nèi)容可以由SAMPLE/PRELOAD指令來預(yù)置。在CLAMP指令下，數(shù)據(jù)通過BYPASS寄 存器從TDI傳遞至TDO，不會(huì)影響此IC的輸出。

HIGHZ指令 ---可選指令

HIGHZ指令使IC的所有輸出置于高阻狀態(tài)，選擇BYPASS寄存器連通TDI和TDO。在HIGHZ指令下，數(shù)據(jù)通過BYPASS寄存器從TDI傳遞至TDO，不會(huì)影響此IC的輸出。