2018年3月19日，加利福尼亞州圣何塞 —自適應(yīng)和智能計(jì)算的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx， Inc.，（NASDAQ:XLNX）），今天宣布推出一款超越FPGA功能的突破性新型產(chǎn)品，名為ACAP（Adaptive Compute Acceleration Platform，自適應(yīng)計(jì)算加速平臺(tái)）。ACAP 是一個(gè)高度集成的多核異構(gòu)計(jì)算平臺(tái)，能根據(jù)各種應(yīng)用與工作負(fù)載的需求從硬件層對(duì)其進(jìn)行靈活修改。ACAP 可在工作過(guò)程中進(jìn)行動(dòng)態(tài)調(diào)節(jié)的自適應(yīng)能力，實(shí)現(xiàn)了 CPU 與 GPU 所無(wú)法企及的性能與性能功耗比。

圖一 賽靈思發(fā)布名為ACAP的突破性新型產(chǎn)品

在大數(shù)據(jù)與人工智能迅速興起的時(shí)代，ACAP 理想適用于加速?gòu)V泛的應(yīng)用，其中包括視頻轉(zhuǎn)碼、數(shù)據(jù)庫(kù)、數(shù)據(jù)壓縮、搜索、AI推斷、基因組學(xué)、機(jī)器視覺(jué)、計(jì)算存儲(chǔ)及網(wǎng)絡(luò)加速等。軟硬件開(kāi)發(fā)人員將能夠針對(duì)端點(diǎn)、邊緣及云應(yīng)用設(shè)計(jì)基于 ACAP 的產(chǎn)品。首款 ACAP 產(chǎn)品系列，將是采用臺(tái)積電 7 納米工藝技術(shù)開(kāi)發(fā)的代號(hào)為“Everest（珠穆朗瑪峰）”的產(chǎn)品系列，該產(chǎn)品將于今年年底實(shí)現(xiàn)流片。

賽靈思總裁兼首席執(zhí)行官（CEO）Victor Peng 表示：“這不僅對(duì)業(yè)界來(lái)說(shuō)是一項(xiàng)重大的技術(shù)顛覆，更是我們自發(fā)明 FPGA 以來(lái)最卓著的工程成就。這款革命性的全新架構(gòu)是賽靈思更廣泛市場(chǎng)戰(zhàn)略的一部分，將幫助公司朝著 FPGA 以外的領(lǐng)域發(fā)展，并突破‘僅支持硬件開(kāi)發(fā)者’的局限。ACAP 產(chǎn)品在數(shù)據(jù)中心以及我們廣泛市場(chǎng)領(lǐng)域的應(yīng)用，將加速自適應(yīng)計(jì)算技術(shù)的廣泛普及，從而讓智能、互連、自適應(yīng)的世界更早成為現(xiàn)實(shí)。”

圖二 今日宣布的ACAP與“Everest行動(dòng)”為賽靈思未來(lái)愿景的一部分

ACAP 技術(shù)細(xì)節(jié)

ACAP 的核心是新一代的 FPGA 架構(gòu)，結(jié)合了分布式存儲(chǔ)器與硬件可編程的 DSP 模塊、一個(gè)多核 SoC 以及一個(gè)或多個(gè)軟件可編程且同時(shí)又具備硬件自適應(yīng)性的計(jì)算引擎，并全部通過(guò)片上網(wǎng)絡(luò)（NoC）實(shí)現(xiàn)互連。ACAP還擁有高度集成的可編程I/O功能，根據(jù)不同的器件型號(hào)這些功能從集成式硬件可編程存儲(chǔ)器控制器，到先進(jìn)的SerDes收發(fā)器技術(shù)，前沿的RF-ADC/DAC和集成式高帶寬存儲(chǔ)器（HBM）。

軟件開(kāi)發(fā)人員將能夠利用 C/C++、OpenCL 和 Python 等軟件工具應(yīng)用ACAP系統(tǒng)。同時(shí)，ACAP也仍然能利用 FPGA 工具從RTL 級(jí)進(jìn)行編程。

Moor Insights & Strategy 市場(chǎng)調(diào)查公司創(chuàng)始人 Patrick Moorhead 表示：“這就是未來(lái)計(jì)算的形式。我們所說(shuō)的是能在幾分鐘內(nèi)即完成基因組排序，而非幾天；數(shù)據(jù)中心能根據(jù)計(jì)算需求自行對(duì)其服務(wù)器的工作負(fù)載進(jìn)行編程調(diào)整，例如在白天進(jìn)行視頻轉(zhuǎn)碼，晚上則執(zhí)行影像識(shí)別。這一點(diǎn)意義重大。”

ACAP歷經(jīng)四年的研發(fā)，累積研發(fā)投資逾 10 億美元。賽靈思目前有超過(guò) 1500 名軟硬件工程師參與“ACAP 和Everest”的設(shè)計(jì)。目前，軟件工具已交付給主要客戶。首款“Everest”產(chǎn)

圖三 ACAP技術(shù)

品將于 2018 年實(shí)現(xiàn)流片，于 2019 年交付給客戶。

“Everest”的性能提升

圖四 Everest行動(dòng)

與當(dāng)今最新的 16 納米Virtex? VU9P FPGA 相比，“Everest”有望將深度神經(jīng)網(wǎng)絡(luò)的性能提升20 倍！基于“Everest”的 5G 遠(yuǎn)程無(wú)線電頭端和目前最新的 16 納米無(wú)線電相比可將帶寬提升 4 倍。屆時(shí)，跨多個(gè)市場(chǎng)領(lǐng)域的各種應(yīng)用都能實(shí)現(xiàn)性能和功耗效率的顯著提升，這些市場(chǎng)包括汽車、工業(yè)、科學(xué)與醫(yī)療、航空航天、測(cè)試、測(cè)量與仿真、音視頻與廣播以及消費(fèi)類電子產(chǎn)品市場(chǎng)等。

此次ACAP和“Everest”行動(dòng)的發(fā)布，是Peng先生對(duì)Xilinx未來(lái)愿景的一部分。

關(guān)于賽靈思

賽靈思致力于通過(guò)開(kāi)發(fā)高度靈活和自適應(yīng)的處理平臺(tái)，為從端點(diǎn)到邊緣再到云端的多種不同技術(shù)的快速創(chuàng)新提供支持。賽靈思是 FPGA、硬件可編程 SoC 及 ACAP 的發(fā)明者，旨在提供業(yè)界最具活力的處理器技術(shù)，實(shí)現(xiàn)自適應(yīng)、智能且互連的未來(lái)世界。