概述
AD9516-3提供多路輸出時鐘分配功能，具有亞皮秒級抖動性能，并且片內集成鎖相環(PLL)和電壓控制振蕩器(VCO)。片內VCO的調諧頻率范圍為1.75 GHz至2.25 GHz。也可以使用最高2.4 GHz的外部VCO/VCXO。
數據表：*附件：AD9516-3 14路輸出時鐘發生器，集成2.0GHz VCO技術手冊.pdf

AD9516-3具有出色的低抖動和相位噪聲特性，可極大地提升數據轉換器的性能，并且也有利于其它相位噪聲和抖動要求嚴苛的應用。

AD9516-3提供6路LVPECL輸出（分為三對）、4路LVDS輸出（分為兩對）和8路CMOS輸出（每路LVDS輸出對應兩路）。LVPECL輸出的工作頻率達1.6 GHz，LVDS輸出的工作頻率達800 MHz，CMOS輸出的工作頻率達250 MHz。

每對輸出均有分頻器，其分頻比和粗調延遲（或相位）均可以設置。LVPECL輸出的分頻范圍為1至32。LVDS/CMOS輸出的分頻范圍最高可達1024。

AD9516-3提供64引腳LFCSP封裝，可以采用3.3 V單電源供電。將電荷泵電源(VCP)與5V電壓相連時，可以使用外部VCO，它需要更寬的電壓范圍。獨立的LVPECL電源可以為2.5 V至3.3 V（標稱值）。

AD9516-3的額定工作溫度范圍為?40°C至+85°C標準工業溫度范圍。

應用

• 低抖動、低相位噪聲時鐘分配
• 10/40/100 Gb/s網絡線路卡，包括SONET、同步以太網、OTU2/3/4
• 前向糾錯(G.710)
• 為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時鐘
• 高性能無線收發器
• 自動測試設備(ATE)和高性能儀器儀表

特性

• 低相位噪聲鎖相環(PLL)
  片內VCO的調諧頻率范圍為1.75 GHz至2.25 GHz
  可選外部VCO/VCXO，最高達2.4 GHz
  1路差分或2路單端基準輸入
• 6對1.6 GHz LVPECL輸出
  每對輸出共用1至32分頻器和粗調相位延遲
  加性輸出抖動：225 fs均方根值
  通道間偏斜成對輸出小于10 ps
• 4對800 MHz LVDS時鐘輸出
  每對輸出共用兩個1至32級聯分頻器和粗調相位延遲
  加性輸出抖動：275 fs均方根值
• 上電時所有輸出自動同步
• 提供手動輸出同步
• 64引腳LFCSP
• 欲了解更多特性，請參考數據手冊

框圖

時序圖

引腳配置描述

典型性能特征

操作理論

工作配置

AD9516可以通過多種方式進行配置。這些配置必須通過加載控制寄存器來設置。每個部分或功能必須通過在相應的控制寄存器中設置適當的位來單獨編程。

高速時鐘分配 - CLK/外部VCO > 1600 MHz

AD9516的上電默認配置會關閉PLL，并設置輸入路由，使CLK/{CLK}}輸入通過VCO分頻器（2分頻 - 2/3分頻 - 3/4分頻 - 5/6分頻）連接到分配部分，從而實現外部輸入的直通。這是一種高達2400 MHz的分配模式。可以應用于通道分頻器的最大頻率為1600 MHz；因此，更高的輸入頻率在到達通道分頻器之前必須被降低。這種輸入路由也可用于較低的輸入頻率，但最小混頻分頻比為2，以避免通道分頻器出現最小值。

啟用PLL時，此路由還允許使用頻率小于2400 MHz的外部VCO或VCXO，且不使用內部VCO，內部VCO作為預分頻器直通并通電。外部VCO/VCXO直接饋入PFD。

表21中顯示的寄存器設置是默認值。這些寄存器在電源開啟或復位后設置。如果寄存器的內容因之前的編程而改變，在電源開啟或復位后，這些寄存器也可以有意設置為這些值。

在大約寄存器0x01寫入后，程序值將生效。