概述
HMC1119是一款寬帶、高精度、7位數(shù)字衰減器，工作頻率范圍為0.1 GHz至6.0 GHz，以0.25 dB步長提供31.5 dB的衰減控制范圍。

HMC1119采用硅工藝實現(xiàn)，提供超快速建立時間、低功耗和高ESD魯棒性。該器件具有安全狀態(tài)轉(zhuǎn)換特性，并針對頻率和溫度范圍內(nèi)出色的步長精度和高線性度進行了優(yōu)化。RF輸入與輸出為匹配元件。該設計為雙向；因此，RF輸入與輸出可以互換。

HMC1119集成了片內(nèi)穩(wěn)壓器，具有3.3 V至5.0 V寬電源工作范圍，而電氣特性性能不會發(fā)生變化。HMC1119集成一個驅(qū)動器，支持對衰減器進行串行（3線式）和并行控制。

該器件采用符合RoHS標準的緊湊型4 mm × 4 mm LFCSP封裝。

同時提供完全填充的評估板。
數(shù)據(jù)表：*附件：HMC1119 0.25dB LSB、7位硅數(shù)字衰減器，0.1GHz至6.0GHz技術(shù)手冊.pdf

應用

• 蜂窩通信基礎設施
• 微波無線電和甚小孔徑終端(VSAT)
• 測試設備和傳感器
• IF和RF設計

特性

• 衰減范圍：0.25 dB LSB步進至31.75 dB
• 低插入損耗：
  • 1.1 dB（1.0 GHz時）
  • 1.3 dB（2.0 GHz時）
• 典型步進誤差：小于±0.1 dB
• 出色的衰減精度：小于±0.2 dB
• 低相移誤差：6°相移(1.0 GHz)
• 安全狀態(tài)轉(zhuǎn)換
• 高線性度
  • 1 dB壓縮(P1dB)：31 dBm（典型值）
  • 輸出三階交調(diào)截點(IP3)：54 dBm（典型值）
• RF建立時間（0.05 dB最終RF輸出）：250 ns
• 單電源供電：3.3 V至5.0 V
• ESD額定值：2級（(2 kV人體模型(HBM)）
• 24引腳、4mm× 4mm LFCSP封裝：16mm2

框圖

引腳配置描述

接口示意圖

典型性能特征

工作原理

HMC1119集成了一個7位固定衰減器陣列，提供0.25 dB至31.75 dB的衰減范圍，步進為0.25 dB。集成驅(qū)動器同時提供串行和并行模式控制衰減器陣列（見圖22）。

通過設置P/S引腳為高或低，HMC1119可處于串行或并行模式控制（見表5）。7位數(shù)據(jù)在相應模式下鎖存，同時結(jié)合控制信號LE來確定衰減器值。

串行控制接口

HMC1119采用三線串行轉(zhuǎn)并行（SPI）配置，如串行模式時序圖（見圖23）所示：串行數(shù)據(jù)（SERNIN）在時鐘（CLK）上升沿輸入，使能（LE）設置為高電平時，串行控制接口激活。

在串行模式下，7位SERNIN數(shù)據(jù)在時鐘CLK上升沿以最高有效位（MSB）優(yōu)先的方式移入移位寄存器；然后，必須切換LE為高電平，將新的衰減器狀態(tài)數(shù)據(jù)鎖存到器件中。LE必須在時鐘的7個狀態(tài)下保持低電平，因為CLK被屏蔽，以防止在LE保持高電平時衰減器值發(fā)生變化。

在串行模式操作中，串行控制輸入（LE、CLK、SERNIN）和并行控制輸入（D0至D6）都必須保持在有效邏輯電平（VOH 或 VOL ），且不得懸空。建議將并行控制輸入接地，并在所有串行控制輸入線上使用下拉電阻，如果在休眠期間這些輸入線變?yōu)楦咦钁B(tài)。

射頻輸出

HMC1119中的衰減器是雙向的；ATTNIN和ATTNOUT引腳可與射頻輸入和輸出互換。該衰減器在50Ω輸入和輸出端均內(nèi)部匹配，因此不需要外部匹配元件。射頻引腳是交流耦合的，因此在射頻線路上不需要直流阻斷電容。

并行控制接口

并行控制接口有七條數(shù)字控制輸入線（D6 至 D0）用于設置衰減值。D6 是最高有效位（MSB），用于選擇 16 dB 衰減級，D0 是最低有效位（LSB），用于選擇 0.25 dB 衰減級（見圖 22）。

在并行模式操作中，串行控制輸入（LE、CLK、SERNIN）和并行控制輸入（D0 至 D6）都必須保持在有效邏輯電平（VOH 或 VOL ），且不得懸空。建議將串行控制輸入接地，并在所有并行控制輸入線上使用下拉電阻，如果驅(qū)動這些輸入線的器件在休眠期間變?yōu)楦咦钁B(tài)。

將 P/S 設置為低電平可啟用并行模式。并行操作有兩種模式：直接并行模式和鎖存并行模式。

• 直接并行模式 ：對于直接并行模式，鎖存使能（LE）引腳必須保持高電平。使用控制電壓輸入（D0 至 D6）直接更改衰減狀態(tài)。此模式最適合手動控制衰減器，以及使用硬件、開關或跳線的情況。
• 鎖存并行模式 ：更改控制電壓輸入（D0 至 D6）以設置衰減狀態(tài)時，鎖存使能（LE）引腳必須為低電平。當達到所需狀態(tài)時，必須切換 LE，將 7 位數(shù)據(jù)傳輸?shù)脚月烽_關的衰減器陣列，然后切換為低電平，將更改鎖存到器件中（見圖 24）。
• 

上電順序

理想的上電順序如下：

1. 給 GND 上電。
2. 給 VDD 上電。
3. 給數(shù)字控制輸入上電（數(shù)字控制輸入的相對順序不重要）。
4. 給 RF 輸入上電。

對于鎖存并行模式操作，必須切換 LE。只要在 GND 和 VDD 之后為輸入供電，數(shù)字輸入的相對順序就不重要。

上電狀態(tài)

上電時，若 LE 設置為低電平，器件的邏輯狀態(tài)為最大衰減。上電后約 200 ms，衰減器將鎖存所需的上電狀態(tài)。