概述
ADF4382 是一款高性能、超低抖動、小數 N 分頻鎖相環 (PLL)，帶有集成電壓控制振蕩器 (VCO)，非常適合 5G 應用或數據轉換器時鐘應用的本地振蕩器 (LO) 生成。高性能 PLL 具有 ?239 dBc/Hz 的品質因數、低 1/f 噪聲和整數模式下 625 MHz 的高 PFD 頻率，可實現超低帶內噪聲和綜合抖動。ADF4382 可產生 11 GHz 至 22 GHz 基本倍頻范圍內的頻率，從而無需使用次諧波濾波器。ADF4382 上的輸出分頻器可產生從 687.5 MHz 至 22 GHz 的完整輸出頻率范圍。

對于多數據轉換器時鐘應用，ADF4382 通過在 PLL 反饋環路中包含輸出分頻器，自動將其輸出與輸入參考邊沿對齊。對于需要確定性延遲或延遲調整功能的應用，提供分辨率 <1 ps 的可編程輸出延遲參考。保證在多個套件和溫度范圍內參考輸出延遲，從而實現可預測和精確的多芯片對齊。

ADF4382 框圖十分簡單，通過簡化的串行外設接口 (SPI) 寄存器映射、外部 SYNC 輸入以及整數和小數模式下可重復的多芯片對齊，可以縮短開發時間。
數據表：*附件：ADF4382集成VCO的微波寬帶頻率合成器技術手冊.pdf

應用

• 高性能數據轉換器時鐘
• 無線基礎設施（MC-GSM、5G、6G）
• 測試和測量

特性

• 輸出頻率范圍：687.5 MHz 至 22 GHz
• 20 GHz 時的積分 RMS 時基誤差 = 20 fs（積分帶寬：100 Hz 至 100 MHz）
• 20 GHz 時的積分 RMS 時基誤差 = 31 fs（ADC SNR 方法）
• VCO 快速校準時間 < 1 μs
• VCO 自動校準時間 < 100μs
• 相位本底噪聲：20 GHz 時為 ?156 dBc/Hz
• PLL 規格：
  • -239 dBc/Hz：歸一化帶內相位本底噪聲
  • -287 dBc/Hz：歸一化帶內 1/f 噪聲
• 625 MHz 最大相位/頻率檢測器輸入頻率
• 4.5 GHz 參考輸入頻率
• 典型雜散 f PFD ：?90 dBc
• 基準輸出延遲規格
  • 傳播延遲溫度系數：0.06 皮秒/℃
  • 調整步長：<1 ps
• 多芯片輸出相位對齊
• 3.3V 和 5V 電源
• ADIsimPLL?環路濾波器設計工具支持
• 7 mm × 7 mm, 48 端子 LGA
• 工作溫度為 ?40°C 至 +105°C

框圖

串行接口時序圖

引腳配置描述

典型性能特征

參考源考量

參考輸入網絡

圖51所示的ADF4382參考輸入緩沖器為差分或單端頻率源提供了靈活的接口。圖68至圖73展示了不同參考信號類型的推薦接口。所有特征阻抗（Z_0）信號跡線均為50Ω傳輸線。

參考相位噪聲

ADF4382在整數模式下實現的帶內歸一化相位噪聲底為L_{NORM} = -239dBc/Hz，在分數模式下為L_{NORM} = -237dBc/Hz 。要計算等效輸入相位噪聲底（L_{IN}），請使用以下公式：

例如，100MHz的參考輸入頻率在分數模式下得到的**L_{IN}為 -157dBc/Hz。參考頻率源的相位噪聲必須比L_{IN}至少低6dB，以避免影響并增加整個系統的相位噪聲。
為保持典型的L_{NORM}**性能，表7根據輸入參考信號類型和幅度，提供了選擇最佳REF_SEL（寄存器0x030，第5位）設置的標準。