概述
ADF4196頻率合成器可以用來在無線接收機和發射機的上變頻和下變頻部分實現本振(LO)，其結構專門設計用來滿足基站的GSM/EDGE鎖定時間要求，其快速建立功能則使ADF4196非常適合脈沖多普勒雷達應用。

ADF4196由低噪聲數字鑒頻鑒相器(PFD)和精密差分電荷泵組成。還有一個差分放大器，用來將電荷泵的差分輸出轉換為外部電壓控制振蕩器(VCO)的單端電壓。Σ-Δ型小數插值器與N分頻器一起使用，能夠實現可編程模數小數N分頻。此外，4位參考(R)分頻器和片內倍頻器允許PFD輸入端的參考信號(REFIN)頻率為可選值。

如果頻率合成器與外部環路濾波器和VCO一起使用，則可以實現完整的鎖相環(PLL)。開關結構確保PLL能在GSM時隙保護期間內建立，而無需第二PLL及相關的隔離開關。與以前的乒乓式GSM PLL結構相比，這種結構能節省成本，降低復雜度，減小PCB面積，并減少屏蔽和特性測試工作。
數據表：*附件：ADF4196低相位噪聲，快速解決6GHz鎖相頻率合成器技術手冊.pdf

應用

• GSM/EDGE基站
• PHS基站
• 脈沖多普勒雷達
• 儀器儀表和測試設備
• 波束形成/相控陣系統

特性

• 快速建立小數N
  分頻PLL結構
• 單個PLL可取代乒乓式頻率合成器
• 在5 μs內完成整個GSM頻段上的跳頻，相位建立時間低于20 μs
• 相位誤差：1度rms
  （4 GHz RF輸出）
• 數字可編程輸出相位
• 數字可編程輸出相位
• RF輸入范圍最高可達6 GHz
• 三線式串行接口
• 片內低噪聲差分放大器
• 相位噪聲品質因數：–216 dBc/Hz
• 利用ADIsimPLL可實現環路濾波器設計

框圖

時序圖

引腳配置描述

典型性能特征

工作原理

總體描述

ADF4196專為滿足GSM基站要求而設計，特別是針對乒乓解決方案的定時需求。它也可用于多普勒雷達應用。ADF4196基于快速鎖定原理工作，使用窄環路帶寬進行頻率鎖定，并在實現頻率鎖定后采用窄環路帶寬。

通過增加電荷泵電流來拓寬環路帶寬。為在變化的電荷泵電流下保持穩定性，ADF4196包括用于改變環路濾波器組件值的開關。

窄環路帶寬可確保滿足相位噪聲和雜散規格要求。差分電荷泵和環路濾波器拓撲結構確保在拓寬環路帶寬時實現快速鎖定，并且在環路恢復到窄帶寬模式以進行正常操作時，仍能保持快速鎖定帶來的優勢。

參考輸入

參考輸入級如圖20所示。開關SW1和SW2通常閉合，開關SW3通常斷開。掉電時，SW3閉合，SW1和SW2斷開，以確保在掉電期間**REF_{IN}**引腳不會有負載。**REF_{IN}**的下降沿是鑒頻鑒相器（PFD）正沿觸發的有效沿。

R計數器和倍頻器

4位R計數器可對輸入參考頻率進行分頻，以產生PFD的參考時鐘。可通過觸發R計數器的翻轉 - 翻轉功能實現額外的二分頻。使用此選項的額外優勢是，PFD參考時鐘的間隔比為50/50。該比率可使快速鎖定定時器的最大間隔最大化，該定時器由PFD的下降沿生成，上升沿為有效沿。建議對于大于2的偶數R分頻值啟用此翻轉 - 翻轉功能。通過對**REF_{IN}**頻率進行分頻，可將翻轉 - 翻轉功能的頻率提高到120MHz以上。

在4位R計數器之前，可使用一個可選倍頻器，用于處理低至20MHz的**REF_{IN}**頻率。通過這些可編程選項，**REF_{IN}**與PFD之間的分頻比范圍為0.5至30。

射頻輸入級

射頻輸入級如圖21所示。其后接兩級限幅放大器，用于生成預分頻器所需的電流模式邏輯（CML）時鐘電平。有兩種預分頻器選項：4/5和8/9。對于N分頻器值大于80的情況，選擇8/9預分頻器。

圖21. 射頻輸入級

射頻N分頻器

射頻N分頻器可在鎖相環（PLL）反饋路徑中實現分數分頻比。分頻比中的整數部分和分數部分通過獨立寄存器編程，如圖22所示，并在“INT、FRAC和MOD關系”部分進行了說明。允許的整數分頻比范圍為26至511，三階Σ-Δ調制器可在整數步長之間對分數值進行插值。

INT、FRAC和MOD關系

通過串行接口編程的INT、FRAC和MOD值，能夠生成間隔為PFD參考頻率分數倍的射頻輸出頻率。N分頻器值由以下公式構成，用于計算外部VCO的射頻輸出頻率（RF_{OUT}）：

其中：

• **RF_{OUT}**是外部VCO的輸出頻率。
• **f_{PFD}**是PFD參考頻率。

選擇MOD的值以獲得所需的信道步長與可用參考頻率的比值。然后，根據所需的輸出頻率編程INT和FRAC值。有關更多信息，請參見“應用信息”部分。