概述
AD6677是一款11位、250 MSPS中頻(IF)接收機，專門針對要求高動態范圍性能、低功耗和小尺寸的電信應用中支持多天線系統而設計。

該器件包括高性能模數轉換器(ADC)和噪聲整形再量化器(NSR)數字模塊。ADC由多級、差分流水線架構組成，并集成了輸出糾錯邏輯，每個ADC差分流水線的第一級包含一個寬帶寬開關電容采樣網絡。集成基準電壓源可簡化設計。占空比穩定器(DCS)補償ADC時鐘占空比的波動，使轉換器保持出色的性能。
數據表：*附件：AD6677 80MHz帶寬中頻接收機技術手冊.pdf

ADC的輸出內部連接到NSR模塊。集成NSR電路能夠提高奈奎斯特帶寬內較小頻段的信噪比(SNR)性能。該器件支持兩種不同的輸出模式，通過SPI可以選擇輸出模式。如果使能NSR特性，則在處理ADC的輸出時，AD6677可以在有限的部分奈奎斯特帶寬內實現更高的SNR性能，同時保持11位輸出分辨率。

可以對NSR模塊進行編程，以提供采樣時鐘22%或33%的帶寬。例如，當采樣時鐘速率為250 MSPS時，在22%模式下，AD6677可以在55 MHz帶寬內實現最高76.3 dBFS的SNR；在33%模式下，它可以在82 MHz帶寬內實現最高73.5 dBFS的SNR。

禁用NSR模塊時，ADC數據直接以11位的分辨率提供給輸出端。這種工作模式下，AD6677能夠在整個奈奎斯特帶寬內實現最高65.9 dBFS的SNR。因此，AD6677可以用于電信應用，例如要求更寬帶寬的數字預失真觀測路徑。

輸出數據直接送至外部JESD204B串行輸出通道。此輸出設置為電流模式邏輯(CML)電平。支持一種模式，使得輸出編碼數據通過一條通道發送（L = 1；F = 4）。器件提供同步輸入控制（SYNCINB±和SYSREF±）。

AD6677接收機能夠對很寬的中頻頻譜進行數字化處理。該IF采樣架構與傳統的模擬技術或較低集成度的數字方法相比，能大幅度降低器件的成本和復雜度。

需要時，靈活的掉電選項可以明顯降低功耗。通過專用快速檢測引腳支持可編程超量程電平檢測。

產品特色

1. 可配置JESD204B輸出模塊集成鎖相環(PLL)，支持每通道最高5 Gbps的采樣速率。
2. 中頻接收機包括11位250 MSPS ADC，ADC具有可編程的噪聲整形再量化器(NSR)功能，當帶寬降低至采樣速率的22%或33%時，它能提高信噪比。
3. 支持可選RF時鐘輸入以簡化系統板設計。
4. 取得專利的差分輸入在最高至400 MHz的輸入頻率下仍保持出色的信噪比(SNR)性能。
5. 片內1至8整數輸入時鐘分頻器和SYNC輸入支持多器件同步。
6. 采用1.8 V單電源供電。
7. 標準串行端口接口(SPI)支持各種產品特性和功能，例如：控制時鐘DCS、掉電模式、測試模式、基準電壓模式、超量程快速檢測以及串行輸出配置等。

應用

• 通信
• 分集無線電和智能天線(MIMO)系統
• 多模式數字接收機(3G)
  TD-SCDMA、WiMAX、 WCDMA、
  CDMA2000、GSM、 EDGE、LTE
• I/Q解調系統
• 通用軟件無線電

特性

• JESD204B Subclass 0或Subclass 1編碼串行數字輸出
• 信噪比(SNR)：71.9 dBFS（185 MHz AIN，250 MSPS，NSR設為33%）
• 無雜散動態范圍(SFDR)：87 dBc（185 MHz AIN，250 MSPS）
• 總功耗：
  435 mW (250 MSPS)
• 1.8 V電源電壓
• 1至8整數輸入時鐘分頻器
• 采樣速率最高達250 MSPS
• 中頻采樣頻率最高達400 MHz
• 模數轉換器(ADC)內置基準電壓源
• 靈活的模擬輸入范圍
  -- 1.4 V p-p至2.0 V p-p（標稱值1.75 V p-p）
• ADC時鐘占空比穩定器(DCS)
• 串行端口控制
• 節能的掉電模式

框圖

時序圖

引腳配置描述

典型性能特征

工作原理

概述

AD6677有一個模擬輸入通道和一個JESD204B輸出通道。信號在到達輸出端口前會經過多個處理階段。

雙ADC設計可用于處理多種載波信號，其中ADC可在同一接收鏈路中獨立運行，也可用于不同的接收鏈路，使用不同的天線。該器件的采樣頻率范圍為直流至300 MHz，可運用適當的低通或帶通濾波器，以最小的ADC性能損失對400 MHz的模擬輸入進行濾波處理。在400 MHz以上運行會導致ADC噪聲和失真增加。

它具備同步功能，可實現多個器件之間的定時同步。通過一個三線制、SPI兼容的串行接口對AD6677進行編程控制。

ADC架構

AD6677架構由前端采樣保持電路組成，其后連接流水線開關電容ADC。每個階段的量化輸出先進行邏輯合并，再得到11位結果，該結果會通過NSR模塊進行處理，之后再送入數字處理邏輯。

流水線架構使第一級能夠基于新的輸入樣本運行，并讓其余各級對前一個樣本進行處理，在時鐘上升沿進行采樣。流水線的每一級（包括最后一級）均由一個低分辨率閃存ADC、一個數模轉換器（DAC）以及一個積分誤差放大器（MDAC）組成。MDAC對DAC輸出與下一級流水線中閃存輸入的差值進行放大，以校正閃存誤差。最后一級僅由一個閃存ADC組成。

輸入級包含一個差分采樣電路，可實現交流耦合或單端模式。輸出數據鎖存模塊會阻塞數據、校正誤差，并將數據輸出到外部緩沖器。輸出緩沖器由獨立電源供電，使數字輸出能夠與模擬內核隔離。

用戶可在直流至300 MHz的頻率范圍內對輸入進行帶通濾波，以最小的性能損失對400 MHz的模擬輸入進行濾波。不過，這樣做會增加ADC的噪聲和失真。它還提供同步功能，支持多個器件同步定時。通過三線制、SPI兼容的串行接口對AD6677進行編程和控制。

模擬輸入注意事項

AD6677的模擬輸入采用差分開關電容電路，針對差分輸入信號處理進行了優化。

時鐘信號交替切換輸入電路，使其在采樣模式和保持模式間轉換（配置見圖29）。處于采樣模式時，需在一個時鐘周期內完成對采樣電容的充電以及設置。一個小的等值串聯電阻有助于降低驅動源輸出級的峰值電流。可在輸入兩端并聯一個旁路電容，為動態充電電流提供通路。這種無源網絡會在ADC輸入處形成一個低通濾波器，因此，具體數值取決于應用場景。

在中頻欠采樣應用中，降低采樣電容上的阻抗可減少驅動源的負載，從而限制ADC的輸入帶寬。有關詳細信息，請參考《AN - 742：失調與增益誤差對開關電容放大器的影響》應用筆記、《AN - 827：射頻/中頻放大器接口的電阻性方法》應用筆記，以及Analog Dialogue文章《變壓器耦合前端與寬帶A/D轉換器》。

為實現最佳動態性能，需匹配驅動VIN+和VIN - 的源阻抗，并使輸入差分平衡。