在DDR的PCB設(shè)計(jì)中，一般需要考慮等長(zhǎng)和拓?fù)浣Y(jié)構(gòu)。等長(zhǎng)比較好處理，給出一定的等長(zhǎng)精度通常是PCB設(shè)計(jì)師是能夠完成的。但對(duì)于不同的速率的DDR，選擇合適的拓?fù)浣Y(jié)構(gòu)非常關(guān)鍵，在DDR布線中經(jīng)常使用的T型拓?fù)浣Y(jié)構(gòu)和菊花鏈拓?fù)浣Y(jié)構(gòu)，下面主要介紹這兩種拓?fù)浣Y(jié)構(gòu)的區(qū)別和注意要點(diǎn)。

T型拓?fù)浣Y(jié)構(gòu)，也稱為星型拓?fù)浣Y(jié)構(gòu)，星型拓?fù)浣Y(jié)構(gòu)每個(gè)分支的接收端負(fù)載和走線長(zhǎng)度盡量保持一致，這就保證了每個(gè)分支接收端負(fù)載同時(shí)收到信號(hào)，每條分支上一般都需要終端電阻，終端電阻的阻值應(yīng)和連線的特征阻抗相匹配。星形拓?fù)浣Y(jié)構(gòu)可以有效地避免時(shí)鐘、地址和控制信號(hào)的不同步問(wèn)題。

菊花鏈拓?fù)浣Y(jié)構(gòu)，和星型拓?fù)浣Y(jié)構(gòu)不同，菊花鏈拓?fù)浣Y(jié)構(gòu)沒(méi)有保持驅(qū)動(dòng)端到各個(gè)負(fù)載走線長(zhǎng)度盡量一致，而是確保各個(gè)驅(qū)動(dòng)端到信號(hào)主干道的長(zhǎng)度盡量短。菊花鏈拓?fù)浣Y(jié)構(gòu)走線的特點(diǎn)，犧牲了時(shí)鐘、地址和控制信號(hào)的同步，但最大的特點(diǎn)是盡可能降低各負(fù)載分支走線長(zhǎng)度，避免分支信號(hào)對(duì)主干信號(hào)的反射干擾。

在信號(hào)頻率低于800MHz的情況下，上面兩種拓?fù)浣Y(jié)構(gòu)均能滿足系統(tǒng)性能需要。但是當(dāng)信號(hào)速率到達(dá)1000MHz甚至更高，T型拓?fù)浣Y(jié)構(gòu)就不能滿足性能需要。原因就在于T型拓?fù)浣Y(jié)構(gòu)過(guò)長(zhǎng)的支路走線長(zhǎng)度，在不添加終端電阻的情況下很難和主干道實(shí)現(xiàn)阻抗匹配，而為了實(shí)現(xiàn)各個(gè)支路的阻抗匹配添加終端電阻，又加大了電路設(shè)計(jì)的工作量和成本，是我們不愿意看到的。因此高速信號(hào)使用T型拓?fù)浣Y(jié)構(gòu)，特別是Stub>4的時(shí)候，支路信號(hào)對(duì)主干信號(hào)的反射干擾是很嚴(yán)重的。通常DDR2使用和速率要求不高的DDR3使用T型拓?fù)浣Y(jié)構(gòu)。

菊花鏈拓?fù)浣Y(jié)構(gòu)主要在DDR3中使用，菊花鏈拓?fù)浣Y(jié)構(gòu)的主要優(yōu)勢(shì)是支路走線短，一般認(rèn)為菊花鏈支路走線長(zhǎng)度小于信號(hào)上升沿傳播長(zhǎng)度的1/10，可以有效削弱支路信號(hào)反射對(duì)主干信號(hào)的干擾，不同的書本上說(shuō)法也不一樣，大體上走線長(zhǎng)度小于上升沿傳播長(zhǎng)度的1/6-1/10都是可以的，實(shí)際設(shè)計(jì)中我們肯定希望這個(gè)長(zhǎng)度越短越好。菊花鏈拓?fù)浣Y(jié)構(gòu)可以有效抑制支路的反射信號(hào)，但相對(duì)于T型拓?fù)浣Y(jié)構(gòu)，菊花鏈拓?fù)浣Y(jié)構(gòu)的時(shí)鐘、地址和控制信號(hào)并不能同時(shí)到達(dá)不同的DDR芯片。

為了解決菊花鏈拓?fù)浣Y(jié)構(gòu)信號(hào)不同步的問(wèn)題，DDR3的新標(biāo)準(zhǔn)中加入了時(shí)間補(bǔ)償技術(shù)，通過(guò)DDR3內(nèi)部調(diào)整實(shí)現(xiàn)信號(hào)同步。當(dāng)信號(hào)頻率高達(dá)1600MHz的時(shí)候，T型拓?fù)浣Y(jié)構(gòu)已經(jīng)無(wú)能為力，只有菊花鏈或其衍生的拓?fù)浣Y(jié)構(gòu)能滿足這樣的性能需求。一般的DDR3都會(huì)建議采用菊花鏈拓?fù)浣Y(jié)構(gòu)的改進(jìn)型拓?fù)浣Y(jié)構(gòu)，F(xiàn)ly-by拓?fù)浣Y(jié)構(gòu)要求支路布線長(zhǎng)度Stub=0，F(xiàn)ly-by具有更好的信號(hào)完整性。

在菊花鏈拓?fù)涞膶?shí)際應(yīng)用中，為了抑制Stub過(guò)長(zhǎng)和分支太多對(duì)主干信號(hào)的反射干擾，以及加強(qiáng)主干信號(hào)驅(qū)動(dòng)能力，一般在末端預(yù)留端接電阻電路。末端下拉電阻會(huì)增大IO口驅(qū)動(dòng)功耗，所以采用末端上拉電阻的方式進(jìn)行端接。計(jì)算信號(hào)驅(qū)動(dòng)部分的戴維南等效電壓作為上拉電壓Vtt，Rt為驅(qū)動(dòng)部分的等效電阻，通常上拉電壓取值為IO驅(qū)動(dòng)電壓的一般，即Vtt=Vddr/2。