為什么我選擇VHDL入門
在群里交流提問的時(shí)候，大家總是驚訝并疑惑：為什么我要選擇 VHDL入門？因?yàn)楹孟?99% 搞 FPGA 開發(fā)的人都在用 Verilog。我的選擇，是通過網(wǎng)上搜索的討論而做出的，為了留存，我這里水一篇。從長期來看，兩個(gè)語言大概率都要學(xué)一下；但是從初學(xué)角度而言，總要選擇一個(gè)入門語言。根據(jù)網(wǎng)上的信息，總結(jié)對比結(jié)論：Verilog 的優(yōu)勢：1. Verilog 語法接近C，學(xué)習(xí)容易；VHDL上手困難，語法繁瑣。2. Verilog 是弱類型；VHDL 是強(qiáng)類型。2. 美國的公司主要使用 Verilog，使用廣泛，工作崗位更多；美國的軍工和歐洲用 VHDL 更多一些。3. 學(xué)會(huì)了 Verilog 之后，轉(zhuǎn)向 SystemVerilog 更容易，這個(gè)是很多人（包括UP主老石的觀點(diǎn)）更有前途的 HDL。4. 因?yàn)橛玫娜硕啵詫W(xué)習(xí)的資料，教學(xué)書籍使用 Verilog 的明顯比 VHDL 更多。VHDL的優(yōu)勢：1. VHDL 是強(qiáng)類型； Verilog 是弱類型。強(qiáng)類型是缺點(diǎn)是因?yàn)樵黾恿舜a編寫的復(fù)雜度；是優(yōu)勢是因?yàn)楦蝗菀讓戝e(cuò)誤的代碼。2. VHDL 是非常強(qiáng)的確定性，而 Verilog 有時(shí)候是非確定性的。(https://www.sigasi.com/opinion/jan/verilogs-major-flaw/)3. VHDL 提供更多的類型定義（同時(shí)導(dǎo)致代碼繁瑣），verilog 只提供少量的類型。4. 學(xué)習(xí) VHDL，更能學(xué)習(xí)數(shù)字電路的基礎(chǔ)（而學(xué) verilog 只是可以更快的點(diǎn)燈，這是下面一個(gè)人的觀點(diǎn)）5. 因?yàn)閂HDL的強(qiáng)類型和確定性，在分析和綜合過程中，VHDL 能檢查出更多的邏輯錯(cuò)誤。 Verilog 更容易接受帶有潛在問題的代碼。所以我選擇 VHDL 的原因是：我是初學(xué)者，需要編譯器給我更多的指導(dǎo)避免潛在的錯(cuò)誤；需要同步學(xué)習(xí)更多數(shù)字電路邏輯的知識；使得代碼更具結(jié)構(gòu)性；編寫代碼浪費(fèi)的時(shí)間其實(shí)并不是最重要的，測試和調(diào)試代碼邏輯才是更耗時(shí)的部分，所以如果可以通過增加一些編寫的時(shí)間，而大幅縮小測試調(diào)試的時(shí)間，是絕對值得的（如同 Rust 對 C/C++）。觀點(diǎn)截圖
?支持 Verilog 的觀點(diǎn)
?支持 VHDL 的觀點(diǎn)
?
https://vhdlwhiz.com/should-i-learn-vhdl-if-verilog-is-becoming-more-popular/
https://www.sigasi.com/opinion/jan/verilogs-major-flaw/
https://digilent.com/blog/verilog-vs-vhdl/?srsltid=AfmBOopW22oVlEJQsfh9kTQePkD-7TUmSL58-S9MFdGj_i25Z1Kb20I3
https://www.fpga4student.com/2017/08/verilog-vs-vhdl-explain-by-example.html
?支持 Verilog 的觀點(diǎn)
?支持 VHDL 的觀點(diǎn)https://www.reddit.com/r/FPGA/comments/upcaj5/verilog_vs_vhdl/
?
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
vhdl
+關(guān)注
關(guān)注
30文章
820瀏覽量
129719 -
KiCAD
+關(guān)注
關(guān)注
5文章
248瀏覽量
9397
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
做APPSFPGA的vhdl源碼，fpga如何修改pgen送數(shù)據(jù)到數(shù)據(jù)總線然后復(fù)位？
有人在做 APPSFPGA的 vhdl 源碼嗎，我剛開始接觸 fpga 如何修改 pgen 送數(shù)據(jù) 到數(shù)據(jù)總線 然后 復(fù)位 ，有大佬可以指點(diǎn)一下嗎
發(fā)表于 02-21 06:01
AN90034用于功率MOSFETs的SPICE和VHDL-AMS中的Nexperia精密電熱模型
電子發(fā)燒友網(wǎng)站提供《AN90034用于功率MOSFETs的SPICE和VHDL-AMS中的Nexperia精密電熱模型.pdf》資料免費(fèi)下載
發(fā)表于 02-19 15:43
?0次下載
淺談Verilog和VHDL的區(qū)別
Verilog和VHDL是兩種廣泛使用的硬件描述語言（HDL），它們用于描述和模擬數(shù)字電路系統(tǒng)的行為和結(jié)構(gòu)。這兩種語言的主要作用是幫助工程師設(shè)計(jì)、仿真和驗(yàn)證集成電路（IC）和系統(tǒng)級芯片（SoC）中的硬件模塊。
用于功率MOSFET的SPICE和VHDL-AMS精密電熱模型
電子發(fā)燒友網(wǎng)站提供《用于功率MOSFET的SPICE和VHDL-AMS精密電熱模型.pdf》資料免費(fèi)下載
發(fā)表于 02-12 15:15
?0次下載
Verilog與VHDL的比較 Verilog HDL編程技巧
Verilog 與 VHDL 比較 1. 語法和風(fēng)格 Verilog ：Verilog 的語法更接近于 C 語言，對于有 C 語言背景的工程師來說，學(xué)習(xí)曲線較平緩。它支持結(jié)構(gòu)化編程，代碼更直觀，易于
用“麥琳文學(xué)”打開人工智能，我配擁有一個(gè)好的AI學(xué)習(xí)方法嗎？
學(xué)習(xí)時(shí)：?我剛入門人工智能的時(shí)候，還是有很多難題要攻克的，每個(gè)問題都比現(xiàn)在難。?我不羨慕那些簡單的問題，我羨慕的是解決復(fù)雜問題后的成就感。?我
Verilog vhdl fpga
相關(guān)專業(yè)，具有良好的專業(yè)基礎(chǔ)知識。 感興趣可滴滴 JYHXDX534
2.工作年限不限，有工作經(jīng)驗(yàn)或優(yōu)秀應(yīng)屆畢業(yè)生亦可。
3.對FPGA芯片架構(gòu)和資源有深入的理解，精通Verilog HDL、VHDL
發(fā)表于 11-12 16:40
FPGA編程語言的入門教程
FPGA（現(xiàn)場可編程邏輯門陣列）的編程涉及特定的硬件描述語言（HDL），其中Verilog和VHDL是最常用的兩種。以下是一個(gè)FPGA編程語言（以Verilog為例）的入門教程： 一、Verilog
【招聘】verilog vhdl FPGA
1.熟悉FPGA架構(gòu)及應(yīng)用，熟悉圖像算法的FPGA實(shí)現(xiàn)。
2.熟悉verilog vhdl，熟悉Xilinx或Intel等開發(fā)工具。
3.有AI算法 fpga實(shí)現(xiàn)經(jīng)驗(yàn)優(yōu)先。
4.本科及以上學(xué)歷，碩士優(yōu)先。具有強(qiáng)烈的責(zé)任心，執(zhí)行力，良好的溝通能力和團(tuán)隊(duì)合作能力。
發(fā)表于 09-02 15:50
嵌入式入門心得：從新手到老鳥的蛻變
作為一名在嵌入式領(lǐng)域摸爬滾打多年的老鳥，我深知新手在入門時(shí)面臨的困惑與挑戰(zhàn)。嵌入式系統(tǒng)是一個(gè)復(fù)雜而迷人的領(lǐng)域，它涉及硬件、軟件以及它們之間的交互。在這里，我想分享一些我的
工商網(wǎng)監(jiān)
評論