作為焊料廠家，我們常說“封裝技術的升級，本質是凸點的升級”。從早期的插裝芯片到如今的3D堆疊，凸點制作始終是連接芯片與外部世界的核心環節。今天就從焊料廠家工程師的視角，簡單回顧封裝的發展，聊聊凸點制作的“進化史”，以及作為焊料的錫膏如何一路適配這些變化。?

一、凸點制作在封裝流程中的“定位”：始終是“互連橋梁”?

無論哪種封裝形式，凸點制作都處于芯片與基板/載板互連的前端環節，相當于給芯片“裝插頭”。

具體來說：?在晶圓級封裝中，它是切割前的最后一步——在晶圓上做好凸點，再切割成單顆芯片。在傳統封裝中，凸點緊隨芯片切割之后，是芯片貼裝到基板前的關鍵工序。簡單說，沒有凸點，芯片就是“孤島”，無法與外界傳輸信號。?

二、封裝形式升級倒逼凸點“迭代”：從“粗放”到“精密”?

1. 插裝時代（DIP/SOP）：凸點只是“配角”?

封裝特點：芯片通過長引腳插入 PCB 孔中，引腳間距≥2.54mm，對互連精度要求低

凸點角色：此時還沒有“獨立凸點” 概念，僅在引線鍵合處形成微小焊點，相當于“臨時固定點”。?

材料應用：以錫鉛合金為主（熔點 183℃），成本低、潤濕性好。?

工藝：手工蘸取焊錫膏點涂，再經簡易加熱固化，焊點直徑≥500μm，幾乎無精度要求。

錫膏狀態：顆粒度 T3 級（25-45μm），助焊劑含量高，能容忍焊盤氧化。?

2. 面陣封裝時代（BGA/CSP）：凸點成為“主角”?

封裝特點：I/O 引腳從邊緣擴展到整個芯片表面，間距縮小至0.8-1.2mm，需要密集的 “點接觸”。?

凸點角色：替代長引腳成為主要互連結構，直接決定封裝尺寸和信號傳輸效率。?

材料變化：無鉛化推動錫基焊料主流化，SAC305成為首選，熔點217℃，滿足RoHS要求；部分高端場景開始試用銅柱凸點（導電性提升5倍）。?

工藝升級：電鍍工藝普及，能做出高度一致的凸點（偏差≤5μm）；印刷——回流工藝也開始應用，通過鋼網將錫膏印在焊盤上，回流后形成凸點。?

錫膏進化：顆粒度提升至T5級（15-25μm），觸變性優化，能在0.8mm間距下避免橋連。?

3. 晶圓級封裝（WLP）：凸點進入“微米級戰場”?

封裝特點：封裝尺寸接近芯片尺寸，I/O間距縮小至0.3-0.5mm，要求凸點“微型化 + 高密度”。?

凸點角色：不僅是互連點，還要承擔信號重分布功能（配合RDL）。?

材料突破：銅柱 + 錫帽結構成為主流 —— 銅柱提供機械支撐，錫帽負責焊接，兼顧導電性與可靠性；低溫錫膏（Sn58Bi，138℃熔點）開始用于多層堆疊，避免高溫損傷下層芯片。?

工藝革新：電鍍精度提升至±2μm，能做出直徑20-50μm的凸點；印刷——回流工藝改用電鑄鋼網，錫膏脫模更徹底。?

錫膏適配：顆粒度達T8/T9級（2-5μm），滿足0.3mm以下間距印刷，助焊劑改為低揮發配方，減少回流氣泡。?

4. Chiplet 與 3D IC 時代：凸點進入 “納米級對決”?

封裝特點：多芯片堆疊，垂直互連間距≤50μm，需要 “超小 + 超可靠” 的凸點。?

凸點角色：是芯片間直接通信的 “高速通道”，延遲要求≤10ps。?

材料革命：金屬間化合物（如 Cu?Sn、Ag?Sn）崛起，通過固態焊接形成，熔點＞600℃，抗疲勞性是錫基的3倍；銅柱直徑縮小至10-30μm，表面鍍鎳金防氧化。?

工藝極限：電鍍銅柱垂直度偏差＜1°，固態焊接壓力控制精度±1MPa；印刷——回流工藝面臨極限，逐漸被電鍍替代。?

錫膏定位：退為“輔助角色”，僅在頂層芯片與基板互連時使用，要求超低空洞率（＜1%）和超細印刷（點徑＜50μm）。?

三、錫膏的“生存智慧”：跟著封裝需求“變”?

從T3到T9級顆粒，從高助焊劑到低揮發配方，錫膏的進化始終圍繞兩個核心：?

適配更小間距：早期BGA用T5級錫膏就能滿足0.8mm間距，而現在3D IC的凸點印刷需要 T8 級，粉末粒徑小到能穿過頭發絲粗細的鋼網孔（20μm）。?

平衡可靠性與工藝性：在高溫封裝中，錫膏添加銀、銅元素提升耐熱性；在低溫堆疊中，改用 SnBi 合金降低熔點；為減少空洞，助焊劑中加入活性更強的有機酸，同時控制揮發速度。?

傲牛科技為某Chiplet客戶定制的錫膏，通過調整觸變指數（從3.0到4.5），解決了 0.2mm間距印刷時的“塌邊”問題，良率從78%提升至95%，助焊劑中加入了與日本材料公司共同開發的空洞抑制劑，將空洞率降低至3%。?

四、未來趨勢：凸點還能 “小” 到什么程度？?

行業預測，到2030年，Micro LED 的凸點直徑將縮小至5μm，這對錫膏提出了新挑戰：粉末粒徑可能需要達到亞微米級（＜1μm），印刷精度要控制在±1μm以內，這對于焊料廠家的研發和生產能力提出了新的要求，行業的變化和需求也在鞭策我們在不斷進步和提升。?