91在线观看视频-91在线观看视频-91在线观看免费视频-91在线观看免费-欧美第二页-欧美第1页

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

易靈思 FPGA TJ375的PLL的動態配置

XL FPGA技術交流 ? 2025-07-14 18:14 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

TJ375已經支持PLL的動態配置。打開PLL在Advance Settings中的Dynamic Reconfiguration中勾選Enable就可以了。最大可以支持85組配置參數。動態配置框圖如下:

wKgZO2hwbJ-AR4QdAAEZyS4KCKk183.png

(1)在interface中打開動態配置功能

使用PLL動態配置功能需要打開PLL的reset和lock信號,

wKgZO2hwbJ-AZIZCAACeOfx_K7A209.png

需要兩個時鐘,pll_cfg_clk_i 和 pll_cfg_clk, pll_cfg_clk_i是一個輸入時鐘,pll_cfg_clk是動態配置的輸出時鐘,

通過另一個PLL產生一個pll_CFG_CLK_i

wKgZO2hwbJ-ANEUwAAB26iaksv0930.png

在生成動態配置IP之前要先配置PLL的hex

step1:把PLL配置成50M

wKgZO2hwbJ-AY8woAAFJP4hLTiQ140.png

(2)添加配置參數。點擊 Reconfiguration Wizard就可以看到該組參數的配置,點擊verify確認參數是否正常;再點擊Export生成相應的參數到hex文件;

wKgZO2hwbJ-AcBTQAAEHAAR7dw0174.png

wKgZO2hwbJ-ADeL7AAAo5_AQj-A965.png

把PLL的輸出修改成100M輸出。

wKgZO2hwbJ-AAA_jAAFD4ETuESM063.png

再次點擊 Reconfiguration Wizard就可以看到該組參數的配置,點擊verify確認參數是否正常;再點擊Export生成相應的參數到hex文件;

wKgZO2hwbJ-AMgGbAAEzHHa_s0Y958.png

wKgZO2hwbKCAPUv4AAAuYwPqxjY369.png

從生成的hex文件可以看到數據有所增加,說明有兩個組配置參數。

(3)添加IP.在interface里面設置完成之后就可以添加IP了

wKgZO2hwbKCATTzyAABEB0gZjGU390.png

wKgZO2hwbKCAMDI4AACz_f4Oa-k621.png

RAM Hex file path就是之前生成的hex文件的路徑;

PLL instance name就是我們在interface中例化的PLL的名字;

Initial Reference clock Setting :PLL的參考時鐘的源,要對于interface中例化的PLL的參考源。再來看下PLL的配置就更清楚了。

wKgZO2hwbKCADm9pAABSb9J5WcQ452.png

IP 端口說明

port I/O clock Domain
user_pll_en O 連接PLL的復位信號
pll_cfg_clk O 動態配置時鐘,要與interface內部輸入的時鐘名一致,25 - 150MHz,應該是pll_cfg_clk_i的二分頻生成時鐘
pll_cfg_clk_i I 50 - 300MHz
pll_cfg_rst_n_i 復位PLL動態配置。只有pll_recfg_in_progress為低時才允許斷言。
pll_select_pcr I pll_cfg_clk_i 把PLL切回PCR設置。
pll_cfg_start I pll_cfg_clk_i 拉高該信號啟動PLL動態配置。實測一個時鐘周期即可。

PCR: Peripheral Configuration Register PLL在interface中設置的初始值 ??梢酝ㄟ^把pll_select_pcr拉高來恢復到初始值

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1645

    文章

    22036

    瀏覽量

    618118
  • 易靈思
    +關注

    關注

    5

    文章

    56

    瀏覽量

    5214
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    PLL技術在FPGA中的動態調頻與展頻功能應用

    隨著現代電子系統的不斷發展,時鐘管理成為影響系統性能、穩定性和電磁兼容性(EMI)的關鍵因素之一。在FPGA設計中,PLL因其高精度、靈活性和可編程性而得到廣泛應用,本文將深入探討PLL技術在
    的頭像 發表于 06-20 11:51 ?1003次閱讀
    <b class='flag-5'>PLL</b>技術在<b class='flag-5'>FPGA</b>中的<b class='flag-5'>動態</b>調頻與展頻功能應用

    PLL用法

    FPGA在生成PLL的方式與別的廠家稍有區別,這與其的core和interface架構是相對應的。對于
    的頭像 發表于 06-07 16:18 ?407次閱讀
    <b class='flag-5'>PLL</b>用法

    邀您相約2025上海國際汽車工業展覽會

    第二十一屆上海國際汽車工業展覽會將于2025年4月23日至5月2日在國家會展中心上海舉行。作為專注于FPGA芯片領域的創新型企業,將攜基于16nm鈦金系列
    的頭像 發表于 04-16 09:18 ?436次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>邀您相約2025上海國際汽車工業展覽會

    2025 FPGA技術研討會北京站圓滿結束

    2025FPGA技術研討會北京站于4月10日在北京麗亭華苑酒店圓滿結束!本次研討會吸引了來自全國各地的行業專家、工程師及企業代表踴躍參與,現場座無虛席,氣氛熱烈。
    的頭像 發表于 04-16 09:14 ?644次閱讀

    基于國產FPGA Ti60F225 實現6目同步1080P實時成像系統

    基于FPGA實現單目的采集,并沒有什么難的。 但基于FPGA,實現多目的同步采集→存儲→顯示,就不是那么好做了。
    的頭像 發表于 03-04 12:00 ?1360次閱讀
    基于<b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>國產<b class='flag-5'>FPGA</b> Ti60F225 實現6目同步1080P實時成像系統

    國產EDA億?接入DeepSeek

    國產EDA軟件億(eLinx)軟件接入DeepSeek,為EDA行業注入變革性力量,開啟FPGA應用開發的嶄新篇章。通過集成DeepSeek插件,eLinx軟件構建起連接FPGA
    的頭像 發表于 02-21 17:26 ?1003次閱讀
    國產EDA億<b class='flag-5'>靈</b><b class='flag-5'>思</b>?接入DeepSeek

    低溫失效的原因,有沒有別的方法或者一些見解?

    低溫失效的原因,有沒有別的方法或者一些見解。就是芯片工作溫度在100°--40°區間,然后呢我們到了0°以下就不工作了,然后在低溫的情況下監測了電流和電壓都正常,頻率也都正常,頻率不是FPGA的頻率是晶振的頻率,焊接的話七
    發表于 12-30 16:28

    FPGA PS配置模式--v7

    文件。注意修改Bitstream生成模式時,不需要進行工程的全編譯,只需運行最后一步數據流生成即可。 PS配置啟動過程 這里以X1模式為例,PS的配置過程如下: (1)在啟動配置之前要先把
    的頭像 發表于 12-24 14:37 ?1518次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b> PS<b class='flag-5'>配置</b>模式--v7

    config37中根據DACCLK配置jesd clock,請問下jesd clock大小是跟之前配的serdes pll配置的line rate成40倍關系的嗎?

    的serdes pll配置的line rate成40倍關系的嗎? 關于速率,我fpga上每條line上發送的速率為5Gbps,dac輸入的dacclk_p為500M時鐘,pll
    發表于 12-13 08:02

    FPGA產品的主要特點

    近年來,全球半導體供應鏈屢受挑戰,芯片短缺問題一度對行業產生深遠影響。通過優化供應鏈管理、強化產能規劃,確保客戶的FPGA需求得到及時滿足。面向工業控制、機器視覺、醫療影像、消費
    的頭像 發表于 12-04 14:20 ?1502次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b>產品的主要特點

    配置和優化DAC348x的片內PLL

    電子發燒友網站提供《配置和優化DAC348x的片內PLL.pdf》資料免費下載
    發表于 10-18 10:36 ?0次下載
    <b class='flag-5'>配置</b>和優化DAC348x的片內<b class='flag-5'>PLL</b>

    音頻設備的PLL和時鐘配置應用說明

    電子發燒友網站提供《音頻設備的PLL和時鐘配置應用說明.pdf》資料免費下載
    發表于 09-14 10:38 ?0次下載
    音頻設備的<b class='flag-5'>PLL</b>和時鐘<b class='flag-5'>配置</b>應用說明

    紫光同創——PLL IP 的使用(Logos2)

    系列器件的 PLL 支持 APB 動態重配功能,實現 HDMI 像素時鐘頻率的調整可通過 APB 接口動態配置 PLL 輸出時鐘頻率(時鐘
    發表于 08-15 17:41

    MOSFET器件參數:TJ、TA、TC到底講啥

    在本文中,我將分享關于MOSFET中幾個關鍵溫度參數的計算方法:TJ(結溫)、TA(環境溫度)和TC(外殼溫度)。 1. MOSFET溫度參數的重要性 在電力電子應用中,溫度是影響MOSFET性能
    的頭像 發表于 08-15 17:00 ?5640次閱讀
    MOSFET器件參數:<b class='flag-5'>TJ</b>、TA、TC到底講啥

    Trion FPGA PS配置模式--update(6)

    文件。注意修改Bitstream生成模式時,不需要進行工程的全編譯,只需運行最后一步數據流生成即可。 PS配置啟動過程 這里以X1模式為例,PS的配置過程如下: (1)在啟動配置之前要先把
    的頭像 發表于 07-23 08:48 ?1019次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>Trion <b class='flag-5'>FPGA</b> PS<b class='flag-5'>配置</b>模式--update(6)
    主站蜘蛛池模板: 四虎黄色网址 | 又黄又视频 | 亚洲午夜久久影院 | 日本www免费 | 亚洲经典一区二区三区 | 久久99热国产这有精品 | www.色老头.com| 色网站观看 | 国模私拍在线 | 伊人久久大香线蕉综合爱婷婷 | 91精品啪国产在线观看免费牛牛 | 中文字幕亚洲一区二区三区 | 久久精品免费观看久久 | 国产精品久久精品牛牛影视 | 一级a毛片免费 | 特黄一级毛片 | 免费色网址 | 2019天天干 | 激情五月婷婷小说 | 手机在线观看你懂的 | 2022年永久免费观看 | 么公的好大好硬好深好爽在线视频 | 国产毛片毛片精品天天看 | 天天摸天天操天天射 | 天天干天天操天天碰 | 欧美一级高清片欧美国产欧美 | 六月激情丁香 | 丰满寡妇一级毛片 | 日本一区二区三区在线观看视频 | 色天使在线视频 | www.黄com| 四虎传媒 | 狠狠色96视频 | 国产成人夜间影院在线观看 | hd性欧美| 青楼社区51在线视频视频 | 92香蕉视频 | 91黄视频在线观看 | 亚洲第一区视频在线观看 | 亚洲免费视频一区二区三区 | 最近2018年中文字幕免费图片 |