電阻應(yīng)變式傳感器是利用金屬的電阻應(yīng)變效應(yīng)制造的一種測量微小變化量的傳感器。應(yīng)變式傳感器是基于測量物體受力變形所產(chǎn)生應(yīng)變的一種傳感器。電阻應(yīng)變片是電阻應(yīng)變式傳感器的核心部分，直接影響傳感器的各種性能指標(biāo)。電阻應(yīng)變片的工作原理是金屬的應(yīng)變效應(yīng)。金屬導(dǎo)體的電阻隨著它所受機(jī)械變形的大小而發(fā)生變化的現(xiàn)象，稱為金屬的電阻應(yīng)變效應(yīng)。

在現(xiàn)有飛機(jī)強(qiáng)度測試中，普遍采用電阻應(yīng)變片式的測量原理，對每個強(qiáng)度考核點(diǎn)粘貼一只電阻應(yīng)變片，在進(jìn)行試驗(yàn)時，通過讀取應(yīng)變值來獲取飛機(jī)機(jī)體節(jié)點(diǎn)的強(qiáng)度情況。普通飛機(jī)每架約采用6 000~12 000只應(yīng)變片，大型飛機(jī)會更多，而每只應(yīng)變片有3根電導(dǎo)線，這樣共有數(shù)萬根導(dǎo)線，占用較大面積、布線繁雜，線路纏繞比較嚴(yán)重，造成測試現(xiàn)場混亂。一旦某一只應(yīng)變片出現(xiàn)問題，現(xiàn)場查找將非常困難，大幅增加了強(qiáng)度測試的復(fù)雜性和周期。

本文采用光纖進(jìn)行應(yīng)變信號的傳輸，以模塊化設(shè)計，通過模塊間級聯(lián)的方式，使得可采集的應(yīng)變片路數(shù)呈幾何倍數(shù)增加，將上萬根電信號轉(zhuǎn)換成一路或幾路光信號進(jìn)行傳輸，從測試現(xiàn)場到監(jiān)控室僅有一根光纜。

而且由于采用模塊化設(shè)計，一旦某一路信號出現(xiàn)問題，可以直接帶電插拔更換，大幅縮短監(jiān)測過程中查找問題源的周期。通過光纖技術(shù)的引入，促進(jìn)飛機(jī)強(qiáng)度監(jiān)測系統(tǒng)的可靠性和結(jié)構(gòu)優(yōu)化。

1 系統(tǒng)設(shè)計

1.1 結(jié)構(gòu)設(shè)計

系統(tǒng)結(jié)構(gòu)如圖1所示。組件分為發(fā)射端、光纖和接收端3部分。發(fā)射端由1級模塊、2級模塊、3級模塊組成。1級模塊用于采集應(yīng)變信號，每個1級模塊最多可以采集16路應(yīng)變信號；2級模塊、3級模塊用于數(shù)據(jù)復(fù)接和通信，每個2級模塊最多可以接16只1級模塊，最多可以采集256路應(yīng)變信號；每個3級模塊最多可以接16只二級模塊，最多可采集4 096路應(yīng)變信號。一架飛機(jī)最多需要3只3級模塊就可以達(dá)到采集所有節(jié)點(diǎn)的目的，3級模塊把采集到的4 096路應(yīng)力信號轉(zhuǎn)換成光信號通過光纖傳輸?shù)竭h(yuǎn)端，在遠(yuǎn)端再通過光電轉(zhuǎn)換轉(zhuǎn)換成電信號并接收、解碼、提取、送到上位機(jī)進(jìn)行處理。而且本產(chǎn)品可以根據(jù)要采集的應(yīng)變路數(shù)隨意增減模塊數(shù)量，如果要采集幾百路應(yīng)變信號，只需要若干個1級、2級模塊，如果采集幾十路應(yīng)變信號，則幾個1級模塊就可以滿足要求，組合自由。如果其中某一模塊不能正常工作，可以直接更換而不影響整個系統(tǒng)的工作。

圖1 系統(tǒng)結(jié)構(gòu)框圖

1.2 部件設(shè)計

16路應(yīng)變信號通過惠斯通橋轉(zhuǎn)換成mV級的電壓信號，送到應(yīng)變信號調(diào)理電路，進(jìn)行線性放大和濾波。多路選擇器選擇16路中的某一路送到精度為24 bit的高精度A/D轉(zhuǎn)換器，將模擬信號數(shù)字化，CPLD接收來自A/D的數(shù)字信號，然后發(fā)給多路選擇器指令，轉(zhuǎn)換到下一路應(yīng)變信號繼續(xù)采集，依次循環(huán)，直接將所有16路應(yīng)變信號采集完，完成一個采集周期。CPLD將采集到的16路應(yīng)變信號轉(zhuǎn)換成串行信號，送到數(shù)據(jù)發(fā)送單元，進(jìn)行數(shù)據(jù)傳輸處理，送給下一級模塊。1級模塊示意框圖如圖2所示。

圖2 一級模塊示意框圖

微弱信號的檢測，存在以下難點(diǎn)：（1）電橋電壓的波動，引起輸出的波動。（2）應(yīng)變片阻值一致性差，造成測量誤差。（3）應(yīng)變片由于溫度的補(bǔ)償不解決，影響電橋輸出量不精確。（4）A/D轉(zhuǎn)換器的位數(shù)影響，A/D轉(zhuǎn)換位數(shù)多，則轉(zhuǎn)換精度高、速率低。反之，則轉(zhuǎn)換精度低、速率高。（5）濾波器設(shè)計的準(zhǔn)確與否，將決定能否將噪聲信號濾除。（6）由于開始懸掛重物時，懸梁臂的抖動，會使輸出電壓不穩(wěn)定，從而產(chǎn)生誤差。

針對以上問題，文中提出的改進(jìn)方法如下：（1）采用高精度穩(wěn)壓電源。（2）對應(yīng)變片進(jìn)行篩選，采用物理性能相同的應(yīng)變片。（3）對應(yīng)變片采用溫度補(bǔ)償裝置，并在軟件上進(jìn)行補(bǔ)償，使溫度對應(yīng)變片的影響降到最低。（4）在滿足速率性能指標(biāo)的前提下盡可能提高A/D轉(zhuǎn)換器的位數(shù)，減小量化誤差。（5）進(jìn)一步準(zhǔn)確的設(shè)計濾波器，將噪聲信號充分濾除。（6）延遲一定的時間，等信號穩(wěn)定后再進(jìn)行采樣。

16路串行數(shù)據(jù)送到2級模塊，CPLD把16路串行信號接收過來，因?yàn)槊恳宦反行盘柊?6路應(yīng)變信號，16路串行信號總共含有256路應(yīng)變數(shù)據(jù)，CPLD把256路應(yīng)變數(shù)據(jù)進(jìn)行數(shù)據(jù)復(fù)接、數(shù)據(jù)編碼、并串轉(zhuǎn)換等一系列處理，轉(zhuǎn)換成按一定次數(shù)排列的串行信號，發(fā)送到下一級模塊。2級模塊原理框圖如圖3所示。

圖3 二級模塊示意框圖

圖4 三級模塊示意框圖

3級模塊原理框圖如圖4所示。3級模塊的原理同2級模塊，接收16路2級模塊發(fā)送過來的應(yīng)變信號，共有4 096路應(yīng)變信號，然后通過光模塊轉(zhuǎn)換成光信號，通過光纖發(fā)送到遠(yuǎn)端，在遠(yuǎn)端由接收端進(jìn)行接收。

接收端原理框圖如圖5所示。接收端由光模塊接收遠(yuǎn)端發(fā)送過來的光信號，轉(zhuǎn)換成電信號送到后續(xù)電路進(jìn)行數(shù)據(jù)接收、解碼等處理，將4 096路應(yīng)變信號接收，然后根據(jù)上位機(jī)要求的數(shù)據(jù)擺放次數(shù)依次擺放，在通信接口芯片把應(yīng)變數(shù)據(jù)發(fā)送到上位機(jī)進(jìn)行應(yīng)變信號的存儲、處理和顯示等。

圖5 接收端示意框圖

2 主要器件選型

2.1 ADC轉(zhuǎn)換器的選擇

對于ADC轉(zhuǎn)換器，選取的標(biāo)準(zhǔn)主要取決于采樣頻率和位數(shù)，以及價格、供貨周期、應(yīng)用情況等因素。由于系統(tǒng)模擬信號的通道數(shù)比較多，需要選擇多通道A/D。系統(tǒng)采用AD公司的AD7490.AD7490是一款12 bit的高速、低功耗的模數(shù)轉(zhuǎn)換器，輸入信號可以達(dá)到1 MHz，有16個通道，單電源2.7~5.25 V供電。采樣率可達(dá)1 MSample·s-1，在5 V的工作電壓下工作頻率可達(dá)20 MHz，通信接口為高速串行接口SPI。

2.2 CPLD的選擇

Altera公司的MAX V系列CPLD具有低電壓、低消耗等特點(diǎn)。MAX V系列的特性如表1所示，根據(jù)實(shí)際需要，選擇5M570Z作為產(chǎn)品的控制核心。

3 仿真結(jié)果

通過數(shù)據(jù)采集功能仿真，即AD7490控制器驅(qū)動仿真。驗(yàn)證了代碼設(shè)計滿足了設(shè)計功能，具體過程如下：模數(shù)轉(zhuǎn)換芯片AD7490，正常工作前需要初始化，有3個DUMMY周期。AD7490寫周期包括16個ADC時鐘，ADC時鐘通過系統(tǒng)時鐘分頻得到，設(shè)定ADC工作時鐘為10 MHz，系統(tǒng)時鐘為20 MHz。

CPLD引腳分配說明如表2所示。

AD7490初始化結(jié)果如圖6所示。由圖6可看出，AD7490在系統(tǒng)時鐘有效以后，先進(jìn)行了3個初始化周期，然后根據(jù)需要進(jìn)行模式設(shè)置和采集等操作。

圖6 AD7490初始化過程仿真圖

AD7490初始化后，會進(jìn)行數(shù)據(jù)采集，16通道的AD7490分為3個采集模式，分別是00模式、01模式和11模式。設(shè)計采用模式，3個模式都有仿真，ad_mode為模式選擇輸入管腳。仿真結(jié)果如圖7所示。

圖7 AD7490整個工作過程仿真圖

如圖7所示，AD7490在初始化后，依次選擇3個模式進(jìn)行仿真，驗(yàn)證結(jié)果是正確的，滿足設(shè)計要求。

4 結(jié)束語

利用A/D+CPLD設(shè)計了一種應(yīng)變信號采集系統(tǒng)，用于飛機(jī)強(qiáng)度監(jiān)測試驗(yàn)中，利用光纖作為傳輸介質(zhì)，可以長距離傳輸。得到結(jié)論如下：

（1）完成了系統(tǒng)的原理圖設(shè)計和PCB的繪制，制作了系統(tǒng)的硬件電路板。經(jīng)過硬件系統(tǒng)的調(diào)試，硬件部分達(dá)到設(shè)計要求，實(shí)現(xiàn)了各個模塊之間的連接功能。

（2）CPLD采用自頂向下的設(shè)計思想，從頂層的系統(tǒng)結(jié)構(gòu)框圖入手，將系統(tǒng)分為ADC控制模塊、數(shù)據(jù)處理模塊、通信模塊。設(shè)計中從每一個子模塊仿真與測試可知，軟件實(shí)現(xiàn)滿足系統(tǒng)設(shè)計要求，CPLD芯片起到主控制器的作用。整個系統(tǒng)從數(shù)據(jù)采集、傳輸、存儲、發(fā)送期間數(shù)據(jù)穩(wěn)定。

（3）在軟件設(shè)計部分，遵循了CPLD設(shè)計的基本原則和硬件原則，利用常用的設(shè)計技巧，比如：調(diào)用雙口RAM進(jìn)行乒乓操作、串并轉(zhuǎn)換以及流水線等操作，以免數(shù)據(jù)在采集或傳輸過程中溢出時序邏輯中的競爭和冒險導(dǎo)致數(shù)據(jù)丟失。處理好時序關(guān)系是高速采集系統(tǒng)的中關(guān)鍵，設(shè)計中對每個不同的模塊添加時序約束，以滿足綜合布局布線后能達(dá)到時序收斂，并處理關(guān)鍵路徑的延時處理等。