1 概述

1588是IEEE規(guī)范定義的網(wǎng)絡(luò)實時同步標準。它提供一種通過網(wǎng)絡(luò)信息交互以獲得精準時鐘信息的標準。和在廣域網(wǎng)上的NTP協(xié)議比較，1588最新標準提供高于納秒級別的時鐘精度，可以用來滿足要求在一個相對小的空間范圍內(nèi)對時鐘同步有嚴格要求的應(yīng)用場景，例如基站同步，音視頻網(wǎng)橋（AVB)，工業(yè)控制，產(chǎn)線控制，軍事應(yīng)用等。

KeyStone架構(gòu)是TI推出的高性能多核架構(gòu)，該架構(gòu)目前已演進了兩代——KeyStone1 和KeyStone2。基于KeyStone架構(gòu)，TI推出多款針對基站和網(wǎng)絡(luò)應(yīng)用的多核芯片。

KeyStone1家族基于40nm工藝，包括如下器件型號：

TCI6616

TCI6618

TCI6614 和TCI6612

TMS320C6678、TMS320C6674、TMS320C6672 等

KeyStone2家族基于28nm工藝，包括如下器件型號：

TCI6636K2H

TCI6634K2K

TCI6638K2K

TCI6630K2L

本文首先介紹IEEE1588的基本原理，然后以常見的基于PHY的IEEE1588實現(xiàn)方案為參考，介紹KeyStone架構(gòu)上支持IEEE1588的硬件功能。同時，本文總結(jié)了在KeyStone1芯片上實現(xiàn)IEEE1588方案需要注意的實現(xiàn)細節(jié)，并對KeyStone2芯片的1588方案做初步介紹。

2 IEEE1588時鐘同步原理

IEEE1588使用精準時間協(xié)議PTP(Precision Timing Protocol)，通過端到端的報文交互獲得時鐘參考信息，矯正本地時鐘頻率和相位。1588協(xié)議基于兩個假設(shè)條件：第一，在時鐘源設(shè)備和受時鐘設(shè)備之間，網(wǎng)絡(luò)報文傳輸時間是對稱的。也就是說一個報文從時鐘源設(shè)備到受時鐘設(shè)備的傳輸時間等于報文從受時鐘設(shè)備到時鐘源設(shè)備的傳輸時間相同；第二，在PTP報文交換過程當中，本地時鐘的漂移可以忽略不計。

如圖所示，在經(jīng)過sync->delay_request->delay_response消息交互以后，受時鐘設(shè)備獲得4個時間值。以太網(wǎng)報文在兩個設(shè)備之間的環(huán)路時延可以計算為：

Troundtrip=(t4-t1)-(t3-t2)

假設(shè)包傳輸時延是對稱的，那么單路時延是：

Ttripdelay=（(t4-t1)-(t3-t2))/2

從時鐘設(shè)備的時鐘和主時鐘的差值是：

Tdelta=t2-(t1+Ttripdelay)

實際部署時，時鐘源發(fā)送sync消息，從設(shè)備根據(jù)多個sync消息來計算本地時鐘的偏差。當從設(shè)備需要同步本地時鐘相位的時候，發(fā)送delay_req消息，時鐘源發(fā)送delay_response，從設(shè)備根據(jù)獲得的4個時間值來估計相位的偏差。

對于時鐘源設(shè)備，如果在發(fā)送sync報文時所帶的時間戳就是報文發(fā)送時采集的準確時間，這種模式叫做single step模式。如果發(fā)送sync報文的時候所帶的時間戳只是一個近似時間，sync報文發(fā)送的準確時間不能在發(fā)送sync報文的時候獲得或者實時插入到sync報文中，時鐘源設(shè)備需要發(fā)一個follow up消息報文，用來傳遞sync 報文的準確發(fā)送時間，這種模式叫做two step模式。下面介紹的PHY 方案支持時鐘源single step，TI的KeyStone架構(gòu)支持時鐘源two step模式。

3 1588芯片實現(xiàn)方案

根據(jù)打時間戳的方式不同，常見的1588方案分為軟件時間戳方案和硬件時間戳方案。軟件方案通常是通過軟件手段在網(wǎng)絡(luò)報文的接收中記錄PTP報文接收或發(fā)送時間，處理靈活，可以根據(jù)應(yīng)用場景靈活處理PTP協(xié)議報文，支持多種封裝格式。但是因為軟件中斷的時間抖動大，軟件時間戳方案的精度較差，在對精度要求不高的情況下使用。硬件方案通過特殊硬件解析PTP 報文，并用硬件記錄報文發(fā)送或接收時間。硬件方案精度高，但是需要特殊硬件解析PTP報文，在特殊場景中，例如PTP over IPSec，報文經(jīng)過加密，硬件無法解析PTP報文。根據(jù)硬件方案獲取報文收發(fā)時間地點不同，硬件方案又分在PHY上集成的1588方案和MII集成的1588方案等。

下面先簡單介紹一下TI基于PHY的硬件解決方案作為參考，然后著重介紹KeyStone架構(gòu)上的基于MII和PA的1588 方案。

3.1 以太網(wǎng)PHY1588方案(DP83640)

DP83640[11]是一款百兆網(wǎng)口PHY，集成1588功能，對外提供校準過的時鐘和PPS信號，同時還支持同步以太網(wǎng)功能，直接從物理層獲得遠端時鐘。在支持同步以太網(wǎng)的情況下，使用1588做相位調(diào)整，實驗表明最終的時鐘偏差精度可以達到納秒以下。

83640 timestamp模塊維護一個本地的1588計數(shù)器，包括32bit的秒計數(shù)和30bit的納秒計數(shù)。PTP報文中要求的48bit秒計數(shù)中的高16位需要軟件維護。上層軟件在發(fā)送一個1588報文的時候，時間戳中秒計數(shù)的高16位由軟件設(shè)置的，低32位設(shè)置為0。

報文解析模塊用來匹配解析PTP報文。83640支持1588Annex D&E和Annex F格式的報文。當PTP報文送至PHY時，報文解析硬件檢測到這個PTP報文的時鐘，在報文發(fā)出時，把本地的時間戳寫到PTP報文里面，并修改相關(guān)的CRC 和CHKSUM值。83640支持1588 single step模式的時鐘源。在報文接收方向，同樣有報文解析硬件。在解析到PTP報文以后，接收報文的準確時間戳可以插入在報文里，或者通過控制接口上報。

83640的1588時鐘模塊對外提供頻率控制接口，軟件通過控制寄存器可以調(diào)整輸出的時鐘頻率。1588時鐘模塊根據(jù)上層軟件的配置，對1588時鐘模塊的輸入時鐘信號微調(diào)，然后分頻輸出。時鐘調(diào)整是通過調(diào)整每個時鐘周期的時間來實現(xiàn)的。在每個時鐘周期調(diào)整的單位是2-32ns。在正常模式下，這個調(diào)整機制用來補償本地時鐘和時鐘源的差距。在長期工作以后產(chǎn)生累積同步誤差時，軟件可以調(diào)整寄存器的值，在一定時間內(nèi)，對頻率向上或者向下微調(diào)，以補償相位差距。當在相位補償以后，恢復(fù)正常頻率補償模式。

軟件協(xié)議棧通過協(xié)議處理以后獲得本地的時鐘與時鐘源的絕對時間差值，然后通過寄存器調(diào)整本地絕對時間戳。在修改時，軟件把絕對時間差值寫入寄存器，然后使能修改。這種方法適用初始同步時單次校正本地絕對時間戳。如在正常工作中出現(xiàn)累積相位偏差，應(yīng)該使用前面介紹的微調(diào)方法，避免輸出時鐘抖動。

應(yīng)用層通過設(shè)置83640的trigger control模塊來控制輸出PPS 或者其他同步信號。應(yīng)用可以設(shè)置在timestamp 的哪些具體時刻某個GPIO管腳可以發(fā)生反轉(zhuǎn)。trigger的輸出可以線與并輸出到GPIO管腳，通過線與可以是輸出復(fù)雜的周期波形。

83640方案實現(xiàn)簡單，直接輸出矯正時鐘及相位信號，但是對于復(fù)雜傳輸場景支持困難；而且相比不包含IEEE1588功能的PHY芯片，83640的成本要高出許多。

3.2 KeyStone1 1588方案

KeyStone架構(gòu)是TI推出的高性能多核架構(gòu)，現(xiàn)在已經(jīng)有KeyStone1和KeyStone2兩種架構(gòu)。KeyStone架構(gòu)中也包含了對IEEE1588功能的支持。

KeyStone1系列芯片的1588方案包括兩個硬件部分：記錄時間戳，發(fā)送同步脈沖。KeyStone1支持two step的時間戳模式，同時也能支持1588協(xié)議中Annex D&E和Annex F規(guī)定的PTP報文解析。

對于記錄時間戳，KeyStone1對于Annex D&E和Annex F采用不同的硬件來支持。Annex D&E使用以太網(wǎng)協(xié)處理（NetCP）里面的包加速器（PA）來支持；Annex F報文使用以太網(wǎng)交換機（GE Switch）里面的CPTS模塊來支持 [12-13]。

對于同步信號的輸出，KeyStone1里面需要通過Timer64[14]來完成。軟件通過CPTS或者PA獲取到時間戳后，計算需要調(diào)整的頻率和相位，然后通過配置Timer64的周期寄存器來更改Timer64的輸出周期，調(diào)整輸出的相位信息；通過SPI接口調(diào)整外部的VCXO的輸出頻率，矯正本地時鐘頻率。

3.2.1 Annex D&E PTP報文處理

PA內(nèi)部會維護一個48bit的計時器，該計時器的頻率與PA的頻率一致（一般是350MHz）。由于Annex D&E報文的承載方式為IP/UDP承載（報文模式為IPv4和IPv6），當用戶收到或者發(fā)送一個IPv4或IPv6的PTP報文時，在PA 側(cè)會記錄一個報文接收（或發(fā)送）的時間戳，這個時間戳只有32bit（為48bit中的低32bit）。這個時間戳保存在用戶指定的QMSS的某個Queue的描述符里面。

用戶從Queue中提取出該描述符：如果是接收，用戶可根據(jù)描述符信息解析報文類型，獲取報文內(nèi)容，同時讀取32bit時間戳并換算成絕對時間。如果是發(fā)送，用戶只需讀取時間戳，轉(zhuǎn)換為1588 48bit絕對時間后按照1588 two step的規(guī)則再做報文發(fā)送。

3.2.2 Annex F PTP報文處理

GE Switch模塊上的CPTS模塊支持對1588 Annex F（以太網(wǎng)封裝）的PTP報文解析，支持VLAN。在CPSW邏輯匹配到PTP報文時，會觸發(fā)一個硬件信號給CPTS模塊用來觸發(fā)時間戳獲取。

CPTS 的時間戳模塊維護一個32bit的timer，根據(jù)配置，這個timer可以工作在二分之一CPU主頻上。這個timer 是一個free run timer。軟件通過這個timer換算得到1588的32bit納秒時鐘和48bit秒時鐘。因為timer只有32bit，所以軟件需要處理timer反轉(zhuǎn)事件，用來維護秒信息。CPTS得到時間事件以后，會將PTP報文的消息類型和Sequence ID等信息壓入EVENT FIFO中，并觸發(fā)中斷讓用戶處理。

3.2.3 同步信號的產(chǎn)生

同步信號需要通過Timer64來產(chǎn)生。由于Timer64，PA以及CPTS都是共用KeyStone外部的VCXO，因此從時間源上保證各個計時器之間沒有累積誤差。這樣計算出來的各個絕對時間也是固定不變的。

關(guān)于同步信號的時間戳，有兩點需要說明：

1.KeyStone芯片的1588功能不維護絕對時間戳，時間信息是從CPTS timer或者PA的timer換算出來。這樣也不支持對1588報文發(fā)送時實時修改，所以在用KeyStone芯片做時鐘源時，芯片只支持two step模式。

2.輸出時鐘方案需使用KeyStone1芯片上的定時器的輸出。因為CPTS（或PA）上打時間戳的計數(shù)器和定時器使用的時鐘雖然是同源，但是相位不同，產(chǎn)生的PPS時鐘時，需要軟件參與校正兩個計數(shù)器，并對記錄相應(yīng)的相位差。具體實現(xiàn)時，需要首先對CPTS（或PA）里面的計數(shù)器和選定的Timer64計數(shù)器相差相位進行計算。軟件首先操作CPTS（或PA）寄存器，觸發(fā)一個CPTS時間戳記錄事件（或者發(fā)起一個讀取PA時間戳寄存器的命令），然后馬上讀取timer64的值。考慮到cache問題以及硬件總線上的競爭可能性，軟件應(yīng)在一個循環(huán)內(nèi)多次執(zhí)行這個操作，保證執(zhí)行程序加載到L1 cache中，兩個時鐘之間的相位差應(yīng)該可以通過循環(huán)幾次獲得的值平均得到。

3.3 KeyStone2 1588方案

KeyStone2架構(gòu)的TI芯片對1588的支持做了改進和增強。CPTS模塊支持同步以太網(wǎng)（Annex F）和1588 Annex D &E的報文。在KeyStone2芯片中，PPS輸出是直接由CPTS邏輯驅(qū)動的。軟件通過設(shè)置相關(guān)寄存器設(shè)置下一個PPS 輸出時timestamp的值，當計數(shù)器跑到設(shè)置的值的時候，硬件觸發(fā)PPS信號輸出。

相比KeyStone1的方案，KeyStone2的主要優(yōu)點在于：

1.方案簡單，涉及到的硬件和底層器件更少

KeyStone1需要PA，CPTS，Timer64，QMSS等外設(shè)和加速器來支持整套方案，而KeyStone2只需要CPTS一個模塊就可以支持Annex D&E和Annex F的PTP報文，同時也支持同步信號的輸出；

2.時間戳個數(shù)減少，降低了計算復(fù)雜度

KeyStone1里面需要計算包括PA時間戳，CPTS時間戳以及Timer64的時間戳在內(nèi)的共計3個時間戳與PTP報文的真實時間的絕對時間相差；KeyStone2里面只有CPTS一個時間戳需要計算；

3.方案全由硬件邏輯完成，徹底避免了軟件干預(yù)同時也提高了同步精度

KeyStone 1的方案由于記錄時間戳的時間源（PA和CPTS）與發(fā)送同步信號的時間源（Timer64）是不同的，因此在系統(tǒng)運行的時候需要軟件計算不同時間源的絕對時間差，這樣才能在后面的時間同步中精確調(diào)整時間。這里有軟件讀取并計算時間差的工作，這部分工作不可避免的存在軟件誤差，雖然可以通過多次計算取平均等統(tǒng)計手段縮小誤差，但還是對精度存在一定的影響。KeyStone2中，記錄時間戳和發(fā)送同步脈沖都在CPTS中，因此無需計算兩者的時間差，這樣就避免了軟件干預(yù)，也提高了同步精度。

4 KeyStone1 1588方案實現(xiàn)

前文從原理和方案上描述了KeyStone中如何實現(xiàn)1588方案，本章節(jié)以KeyStone1為例，從技術(shù)細節(jié)方面來闡述1588實現(xiàn)方式。

以Annex F的PTP報文為例，1588的實現(xiàn)主要分為配置Gbe Switch[3]和計算時間偏差兩部分。整體流程如下：當接收（或發(fā)送）一個802.3的PTP報文時，Gbe Switch會自動偵測到PTP報文的接收（或發(fā)送）時間，并將該時間戳記錄下來；用戶根據(jù)記錄下來的時間戳，配置Timer64的時間輸出信號，獲取當前需要調(diào)整的時間偏差。

4.1 Gbe Switch配置

KeyStone1中的Gbe Switch是一個集成了1588 PTP報文檢測的交換機，其中CPTS用來記錄時間戳，CPSW用來偵測1588報文。因此1588實現(xiàn)方式主要通過配置CPTS和配置CPSW來實現(xiàn)。

4.1.1 CPTS配置

CPTS是KeyStone1架構(gòu)中Gbe Switch中的一個模塊，請參考文獻[12]中的2.3.5章節(jié)。該章節(jié)詳細介紹了CPTS模塊的工作場景和寄存器列表。

CPTS 配置步驟如下：

1）復(fù)位CPTS模塊；

CPTS的復(fù)位通過將TS_CONTROL寄存器中的CPTS_EN位域?qū)?來實現(xiàn)。

2）選擇CPTS時鐘源；

CPTS時鐘源在CPTS_RFTCLK_SEL寄存器中選擇，有四種時鐘源可以選擇：SYSCLK3，SYSCLK4，TIMI0 和TIMI1。其中SYSCLK3是1/2 CPU時鐘，SYSCLK4是1/3 CPU時鐘，TIMI0和TIMI1分別是兩個外部時鐘輸入pin腳，原本是作為Timer64的輸入時鐘，這里也可以復(fù)用為CPTS的時鐘源。

3）使能CPTS模塊；

CPTS的使能通過將TS_CONTROL寄存器中的CPTS_EN位域?qū)?來實現(xiàn)。當CPTS使能后，CPTS內(nèi)部的時間記數(shù)器就會根據(jù)輸入時鐘的頻率開始記數(shù)。

4）使能CPTS中斷；

CPTS模塊中斷使能通過配置INT_EABLE來完成。CPTS可以產(chǎn)生多種事件的中斷，主要有：

Push中斷：用戶手動觸發(fā)一個Push事件，該事件會記錄當前CPTS的時間戳，并觸發(fā)中斷；

記數(shù)器翻轉(zhuǎn)中斷：當CPTS的32bit記數(shù)器從0xFFFFFFFF變?yōu)?x00000000時會自動觸發(fā)一個中斷；

記數(shù)器半翻轉(zhuǎn)中斷：當CPTS的32bit記數(shù)器從0x7FFFFFFF變?yōu)?x80000000時會自動觸發(fā)一個中斷；

以太網(wǎng)PTP報文接收中斷：當接受1個以太網(wǎng)PTP報文時觸發(fā)中斷；

以太網(wǎng)PTP報文發(fā)送中斷：當發(fā)送1個以太網(wǎng)PTP報文時觸發(fā)中斷；

4.1.2 CPSW的配置

CPSW是屬于Switch的組成部分，可以通過配置CPSW讓Switch識別PTP報文。CPSW的報文識別功能也通過配置寄存器的方式來實現(xiàn)。需要說明的是，由于Switch對外有兩個接口（port1和port2），因此對應(yīng)的寄存器也有兩份。其寄存器列表如下圖所示：

配置步驟如下：

1）配置LTYPE；

每種以太網(wǎng)報文都有一個類型，CPSW將根據(jù)這個類型配置偵測用戶需要的報文。根據(jù)以太網(wǎng)報文的定義，IEEE1588的PTP報文的類型為0x88F7。用戶需要將這個類型寫入Pn_TS_SEQ_LTYPE中（n表示端口號）。

2）配置VLAN ID（如果使能了VLAN報文的話）；

用戶可以定義需要的VLAN ID，在Pn_TS_VLAN寄存器里面配置。

3）使能CPSW檢測模塊；

CPSW的使能包括接收和發(fā)送的使能，需要用戶配置Pn_TS_CTL里面對應(yīng)的位域。

4.2 時間偏差的計算和調(diào)整

Gbe Switch完成對PTP報文的時間戳記錄之后，用戶需要根據(jù)時間戳計算當前需要調(diào)整的時間數(shù)。由于真實系統(tǒng)時間是基于Timer64的時間戳，因此用戶在計算CPTS的時間戳之后需要換算到真實系統(tǒng)時間。

為了方便說明和計算，在下面的配置中，假定CPU時鐘為1GHz，CPTS采用1/3 CPU時鐘，Timer64的定時周期為1ms。

4.2.1 CPTS時鐘到系統(tǒng)時鐘

由于CPTS的時間戳只有32bit，因此CPTS翻轉(zhuǎn)后時間戳不能代表真實時間，用戶需要記錄翻轉(zhuǎn)的次數(shù)以獲得Tcpts。那么換算關(guān)系如下：

其中，N代表CPTS翻轉(zhuǎn)次數(shù)，TIME_STAMP_CPTS代表當前CPTS的32bit時間戳。Timer64是以1ms為周期進行記數(shù)的定時器，其輸入時鐘為固定的1/6 CPU時鐘，因此可以算出Timer64的記數(shù)器范圍為0~166666（Timer64采用連續(xù)記數(shù)方式）。因此可以得出如下公式：

其中TIME_STAMP_TIMER代表當前Timer64的時間戳。當Timer64和CPTS完成使能，用戶可以通過讀取兩者時間戳的方式獲取兩者的在1ms內(nèi)的基本時間戳。假設(shè)讀取之后兩者時間戳偏差為Toffset，由于Timer64和CPTS同源，因此可以認為此偏差在CPTS或Timer64復(fù)位前保持不變。

4.2.2 時間調(diào)整

1588的時間調(diào)整包括調(diào)頻和調(diào)相兩部分。通常來說，需要先保證頻率同步，然后再進行相位調(diào)整。調(diào)頻的部分不需要Timer64的參與，需要比對PTP報文中的時間戳差值和CPTS記錄的時間戳，處理如下：

其中Teth1和Teth0分別表示收到的兩個PTP報文中自帶的主時鐘時間戳（納秒級），而Tcpts1和Tcpts0代表這接收這兩個PTP報文時由CPTS得到的時間。考慮到傳輸對稱性，這里可以不考慮傳輸過程時延的影響。

用戶通過比對?eth和?cpts來確定當前系統(tǒng)頻率與主時鐘頻率的差別。

當調(diào)頻過程基本完成，即?eth≈?cpts時可以進行相位調(diào)整。調(diào)相的主要工作是調(diào)整Timer64的輸出脈沖，由于輸出脈沖以1ms為周期，因此只需計算在1ms內(nèi)的偏差即可。相位調(diào)整的主要原理如下：

其中，Teth表示接收到的PTP報文的主時鐘時間，Tcpts表示該PTP報文對應(yīng)的CPTS時間，Toffset表示CPTS和Timer64的時間差，Ttripdelay表示網(wǎng)絡(luò)傳輸時間。

按照計算后，Timer64的輸出周期需要滿足如下條件：

4.3 KeyStone1 1588方案的說明

KeyStone1的1588方案主要依靠配置Gbe Switch和軟件換算時間戳兩部分來完成。需要強調(diào)的是，在軟件換算時間的部分，這涉及到具體的1588時間戳計算算法。基于應(yīng)用的需求和精度需求，許多算法往往比這里介紹的更復(fù)雜，但是原理上來說都是相同的。這也是KeyStone架構(gòu)使用軟件實現(xiàn)1588部分的一個優(yōu)勢，用戶可以靈活使用軟件功能來提高1588的同步精度。

5 小結(jié)

從目前來看，IEEE1588v2標準已經(jīng)越來越多的應(yīng)用在通訊網(wǎng)絡(luò)中。由于IEEE1588v2標準也還在不斷的完善中，因此從技術(shù)角度出發(fā)，熟悉1588同步原理，了解并設(shè)計不同場景中的1588方案，不論是從芯片設(shè)計角度或者基站整體解決方案角度來說，都是十分必要的。

本文簡要的介紹了IEEE1588的原理，并分類分析了1588同步功能在PHY 以及KeyStone1和KeyStone2芯片上的應(yīng)用方案。以太網(wǎng)PHY實現(xiàn)1588同步的精度最高，但是成本相對比較昂貴；德州儀器的KeyStone架構(gòu)上集成了支持1588的Switch，用戶可以通過KeyStone架構(gòu)靈活實現(xiàn)1588同步功能，也為用戶的方案設(shè)計提供了更多的選擇。