據外媒消息，三星半導體昨日表示，它已經開始使用其7LPP制造工藝生產芯片，該工藝基于極紫外光刻技術（EUV）。新的制造工藝將使三星能夠顯著提高芯片的晶體管密度，同時優化其功耗。此外，EUV的使用使三星能夠減少每個芯片所需的掩模數量并縮短其生產周期。

三星表示，7LPP制造技術可以減少40%的面積（同樣的復雜性），同時降低50%的功耗（在相同的頻率和復雜度下）或性能提高20%（在相同的功率和復雜性下） ）。看起來，使用極紫外光刻技術使三星半導體能夠在其下一代SoC中放置40%以上的晶體管并降低其功耗，這是移動SoC的一個非常引人注目的主張，將由其母公司使用。

三星在其位于韓國華城的Fab S3生產7LPP EUV芯片。該公司每天可以在其ASML Twinscan NXE：3400B EUVL步進掃描系統和每個280 W光源上處理1500個晶圓。三星沒有透露它是否使用薄膜來保護光掩模免于降級，但僅表明使用EUV可以將芯片所需的掩模數量減少20%。此外，該公司表示，它已經開發出專有的EUV掩模檢測工具，可以在制造周期的早期進行早期缺陷檢測并消除缺陷（這可能會對產量產生積極影響）。

三星Foundry沒有透露其首先采用其7LPP制造技術的客戶名稱，但僅暗示使用它的第一批芯片將針對移動和HPC應用。通常，三星電子是半導體部門的第一個采用其尖端制造工藝的客戶。因此，預計到2019年，三星智能手機將推出一款7nm SoC。此外，高通將采用三星的7LPP技術作為其5G移動芯片組。

“隨著EUV工藝節點的引入，三星在半導體行業引領了一場靜悄悄的革命，” 三星電子代工銷售和營銷團隊執行副總裁Charlie Bae說。“晶圓生產方式的這種根本性轉變使我們的客戶有機會以卓越的產量，減少的層數和更高的產量顯著提高產品的上市時間。我們相信7LPP不僅是移動和HPC的最佳選擇，也適用于廣泛的尖端應用。“

此時，7LPP得到了眾多三星高級代工生態系統（SAFE）合作伙伴的支持，包括Ansys，Arm，Cadence，Mentor，SEMCO，Synopsys和VeriSilicon。除此之外，三星和上述公司還提供HBM2 / 2E，GDDR6，DDR5，USB 3.1，PCIe 5.0和112G SerDes等接口IP解決方案。因此，2021年及之后的SoC芯片開發商將依靠PCIe Gen 5和DDR5開始設計他們的芯片。

至于封裝，使用7LPP EUV技術制造的芯片可以與2.5D硅插入器（如果使用HBM2 / 2E存儲器）以及三星的嵌入式無源基板耦合。

如上所述，三星在其Fab S3上使用了EUV機臺量產，但其工廠仍然擁有大量的DUV（深紫外線）設備。如果想進一步擴大7LPP工藝技術產量，可能需要擴充更多的EUV機臺。