如何將58Gb/s PAM4收發器集成到16nm Virtex UltraScale+ FPGA中
觀看本視頻了解賽靈思是如何將58Gb / s PAM4收發器集成到16nm Virtex UltraScale + FPGA系列產品中的。這些業界領先的高端FPGA可用于現有數據中心互連，5G基礎設施與網絡，測試與 測量，以及航空航天等應用提供雙倍的帶寬，并可將現有系統無縫遷移至下一代背板，光學器件和高性能互連系統中。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1643文章
21983瀏覽量
614630 -
收發器
+關注
關注
10文章
3660瀏覽量
107481 -
賽靈思
+關注
關注
33文章
1796瀏覽量
132150 -
5G
+關注
關注
1360文章
48746瀏覽量
570684
發布評論請先 登錄
相關推薦
熱點推薦
Xilinx Ultrascale系列FPGA的時鐘資源與架構解析
。Ultrascale+采用16ns，有3個系列：Artix，Kintex，Virtex。不僅是工藝制程方面，在其他方面也存在較大改進，如時鐘資源與架構，本文將重點介紹
低抖動差分晶振SG2520VHN 312.5Mhz在PAM4調制光模塊中的應用
在PAM4調制光模塊的設計中，時鐘信號的精度和穩定性是確保系統性能的關鍵因素之一。晶振作為時鐘信號的源頭，其性能直接影響到光模塊的信號完整性和傳輸可靠性。愛普生低抖動差分晶振SG2520VHN
PCB仿真相同損耗下，28G NRZ的產品不能直接升級到56G PAM4？
高速先生成員--黃剛
28G到56G的產品現在在行業內已經趨于成熟了，高速先生也幫助過非常非常多的朋友實現了這個速率下的產品的量產。而很多客戶在做28G NRZ和56G PAM4的過程中，也跟著高速
發表于 03-11 11:32
AI 應用場景全覆蓋！解碼超高端 VU+ FPGA 開發平臺 AXVU13F
UltraScale+ XCVU13P（16nm工藝）FPGA 芯片，但從原先最大支持 16G DDR4 SODIMM 內存條插槽升級為最
PAM4 PRBS測試簡介
本文為 AMD Versal 自適應 SoC 器件和 AMD UltraScale Plus 的 PAM4 PRBS 測試簡介。
南京芯麒電子-基于KU15P的雙路100G光纖加速卡
? ? ? ? 該平臺是由16nm工藝的的Kintex UltraScale+系列主器件XCKU15P構建的一款加速卡平臺，支持 PCIE Gen3x16 模式，支持 2組 72-bit DDR
ALINX 發布 AXVU13P：AMD Virtex UltraScale+ 高端 FPGA PCle 3.0 綜合開發平臺
ALINX 正式發布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 綜合開發平臺?AXVU13P！ 這款搭載 AMD 16nm 工藝 XCVU13P
AMD Versal自適應SoC GTM如何用XSIM仿真和觀察PAM4信號
可以傳輸兩個 Bit 的信息，相比傳統的 NRZ 模式，信號傳輸速率相當于原來的兩倍，當前主流的 400G 光模塊廣泛采用 PAM4 技術。AMD Versal 自適應 SoC 的 GTM 支持 PAM4 電平，本文將介紹如何使
AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件
Zynq UltraScale+ MPSoC 器件，具有四核 Arm? Cortex-A53、雙核 Cortex-R5 實時處理器和基于 AMD/Xilinx 16nm FinFET+ 可編程邏輯
2.34納秒超低時延，滿足金融市場高頻交易，AMD發布新一代金融加速卡
是降低成本和獲得利潤的關鍵所在。 ? 近日，AMD推出Alveo UL3422 加速卡，它是由 AMD Virtex UltraScale+ FPGA 提供支持，其采用新穎的收發器架構
射頻收發器就是基帶嗎
。 射頻收發器（RF Transceiver） 射頻收發器是無線通信系統中的核心組件之一，它負責將數字信號轉換為無線信號（即射頻信號），以及將
FPGA高速收發器的特點和應用
FPGA（Field Programmable Gate Array，現場可編程門陣列）高速收發器是現代數字通信系統中不可或缺的關鍵組件。它們以其高速、靈活和可編程的特性，在多個領域發揮著重要作用。以下是對
工商網監
評論