集成度和靈活性之間的平衡是物聯(lián)網(wǎng) （IoT） 中低成本無線節(jié)點的關鍵設計指標之一。 高度集成的超低功耗無線收發(fā)器在很多方面都有助于降低傳感器節(jié)點成本，從而提供既能置于任何位置，又能回連至物聯(lián)網(wǎng)的節(jié)點。

現(xiàn)在，許多無線收發(fā)器通過集成微控制器來處理無線堆棧，并且有眾多不同的器件選擇。 其中有些器件越來越多地增加額外存儲器和處理能力，以運行小型代碼塊，這樣做可以避免在無線節(jié)點中單獨采用微控制器。 因此，可以節(jié)省空間、成本和功耗，使節(jié)點在小型電池供電下長期運行，并提高最終應用的靈活性。

對于物聯(lián)網(wǎng)來說，象 IEEE802.15.4 ZigBee 之類技術就支持 2.4 GHz 網(wǎng)絡的低成本無線節(jié)點，使用些技術可以連接到互聯(lián)網(wǎng)，并能夠通過互聯(lián)網(wǎng)終端從全球任何地方安全地監(jiān)視、控制單個設備。 云服務則提供可擴展控制機制，管理這些無線節(jié)點。 這種方法正在更多地用于如智能家庭、樓宇管理和安防系統(tǒng)等應用。

EM351 和 EM357 由 Silicon Labs 提供，是全集成片上系統(tǒng)，它集成了一個 2.4 GHz、符合 IEEE 802.15.4-2003 標準的收發(fā)器、32 位 ARM Cortex-M3 微處理器、閃存和 RAM 存儲器，以及用于設計 ZigBee 型系統(tǒng)的各種外設。

圖 1：Silicon Labs 的 EM35x 系列產(chǎn)品采用 ARM Cortex-M3 處理器來處理 ZigBee 無線協(xié)議堆棧和物聯(lián)網(wǎng)的用戶應用。

收發(fā)器使用高效架構，比 IEEE 802.15.4-2003 標準規(guī)定的動態(tài)范圍高 15dB 以上。 集成式接收通道過濾功能允許在 2.4GHz 頻段中與其它通信標準穩(wěn)定共存，例如 Wi-Fi 和藍牙。 集成式穩(wěn)壓器、VCO、環(huán)路濾波器和功率放大器有助于保持較少外部元件和較低成本。

ARM Cortex-M3 集成內(nèi)核針對高效存儲器使用進行了優(yōu)化，并提供兩種不同的運行模式：特權模式和用戶模式。 這樣，就可將網(wǎng)絡堆棧與應用程序代碼分離，以避免意外修改存儲器和寄存器的受限區(qū)域，從而提升已部署解決方案的穩(wěn)定性和可靠性。

EM351 和 EM357 分別具有 128kB 和 192kB 嵌入式閃存。 這兩款芯片均采用 12 kB 集成 RAM 存儲數(shù)據(jù)和程序，內(nèi)置軟件則采用可優(yōu)化嵌入式閃存使用壽命的高效率損耗均衡算法。 這是一個關鍵考慮點，因為無線節(jié)點的使用壽命超過 10 年，同時還應考慮閃存單元的損耗情況。

為滿足 ZigBee 無線連接規(guī)定的嚴格定時要求，該器件在硬件中集成了許多 MAC 功能、AES128 加密加速計和自動 CRC 處理功能。 MAC 硬件可執(zhí)行自動 ACK 發(fā)送和接受、自動回退延時和發(fā)送前的空閑信道評估，以及自動過濾接收到的數(shù)據(jù)包。 此外，數(shù)據(jù)包跟蹤接口與 MAC 集成在一起，從而能完好無損地夠捕獲發(fā)送至或來自開發(fā)工具的所有數(shù)據(jù)包。

EM35x 無線接收器是一款低 IF、超外差接收器，能夠采用差分信號路徑降低對噪聲干擾的靈敏度。 經(jīng) RF 放大后，信號由圖像抑制混合器進行下變頻處理，然后由 ADC 過濾后再進行數(shù)字化。 接收器的數(shù)字部分采用一個相干解調(diào)器，為基于硬件的 MAC 生成各種符號。 數(shù)字接收器也包括模擬無線電校準程序，并控制接收器路徑中的增益。

MAC 將片上 RAM 與 RX 和 TX 基帶模塊連接起來。 MAC 提供基于硬件的 IEEE 802.15.4-2003 數(shù)據(jù)包級過濾功能。 它可提供精確的符號時基，這種時基能最大限度減少堆棧軟件的同步工作并滿足協(xié)議定時要求。 此外，還能為 IEEE 802.15.4-2003 CSMA-CA 算法提供定時器和同步輔助。

該器件采用二十四個與其它外設或替代性功能共享的 GPIO 引腳，以連接外部數(shù)字傳感器或控制器。 集成的串行控制器 SC1 經(jīng)過配置后可用于 SPI（主機或從機）、TWI（僅主機）或者 UART 工作模式，而串行控制器 SC2 經(jīng)配置后可用于 SPI（主機或從機）、TWI（僅主機）工作模式。

EM35x 系列具有通用 ADC，能夠針對模擬傳感器在單端或者差分模式下在六個 GPIO 引腳上采樣。 ADC 采用 DMA 模式捕獲采樣數(shù)據(jù)并自動發(fā)送至 RAM，然后集成的微控制器就能輕松訪問這些數(shù)據(jù)。

電源是物聯(lián)網(wǎng)中無線節(jié)點的一個關鍵點，EM35x 器件具有超低功耗、深度休眠狀態(tài)以及各種可選時鐘模式。 睡眠定時器可從外部 32.768 kHz 晶體振蕩器計時，或從內(nèi)部 10 kHz RC 振蕩器衍生出的 1 kHz 時鐘計時。 還有一種方法是，為達到最低功耗模式禁用所有時鐘。 在最低功耗模式下，只有 GPIO 引腳上的外部事件才可喚醒芯片。 EM35x 具有快速啟動時間（通常 110 μs），即從深度睡眠快速喚醒并執(zhí)行第一條 ARM Cortex-M3 指令。 將該處理器集成到設備中，可直接控制所有的功率域，進而達到應用的最小功率包絡。

JN516x（NXP Semiconductor 產(chǎn)品）采用了不同的微處理器集成方法，它集成了 2.4 GHz 無線電、一個調(diào)制解調(diào)器、一個基帶控制器和一個安全協(xié)處理器。 該器件采用了允許在芯片上運行軟件的定制式 32 位負載/存儲 RISC 內(nèi)核，且由 IEEE802.15.4 MAC 協(xié)議、其它更高層協(xié)議和用戶應用共同分擔處理功能。

JN516x 采用統(tǒng)一存儲器架構，并把代碼存儲器、數(shù)據(jù)存儲器、外設器件和 I/O 端口全部組織在同一個線性地址空間內(nèi)，以簡化代碼開發(fā)和調(diào)試工作。 該器件包含高達 256 KB 的閃存、高達 32 KB 的 RAM 和 4 KB EEPROM。

圖 2：JN516x 采用定制 32 位負載/存儲 RISC 處理器內(nèi)核來處理線性地址空間內(nèi)的 ZigBee 協(xié)議堆棧和用戶應用。

該 CPU 采用能夠和無線收發(fā)器一起集成的架構，以使電池供電型應用實現(xiàn)低功耗，并提供足夠的性能來供執(zhí)行無線協(xié)議；與此同時，為混合型應用和高級語言的有效編碼（如 C 語言）提供了軟件開發(fā)者套件。

該 CPU 可以訪問一批十五個 32 位通用 （GP） 寄存器以及少量專用寄存器（用于存儲處理器狀態(tài)信息和控制中斷處理）。 任何 GP 寄存器的內(nèi)容都可從存儲器加載或保存其中，而算術和邏輯操作、移動和旋轉(zhuǎn)操作、簽名和非簽名比較操作可在兩個寄存器之間執(zhí)行并在第三個寄存器中存儲，或者在寄存器間執(zhí)行而常數(shù)攜帶在指令中。 通用或?qū)Ｓ眉拇嫫鞯牟僮髟谝粋€周期內(nèi)執(zhí)行，而訪問存儲器則還需一個周期，以等待存儲器響應。

指令集控制 8、16 和 32 位數(shù)據(jù)，也就是說，程序能夠非常高效地使用這些長度的對象。 32 位長度操作能力對協(xié)議和高端應用尤其有用，可使算法的執(zhí)行指令少于小型字處理器且在較少的時鐘周期內(nèi)執(zhí)行完畢，從而實現(xiàn)節(jié)能。 這種內(nèi)核也支持可用于高效執(zhí)行 DSP 算法的硬件乘法器塊。

該 CPU 架構還包括一些特性，能使處理器適合那些需要在處理器上執(zhí)行個多任務的嵌入式、實時應用。 為保護設備范圍內(nèi)的資源，處理器可在監(jiān)督或用戶模式下運行，允許訪問所有的處理器寄存器或僅訪問 GP 寄存器。 監(jiān)督模式在復位或中斷后進入，而任務啟動則通常在 RTOS 環(huán)境的用戶模式下運行。

總結

將 32 位處理器和無線收發(fā)器集成在一起，能增強成熟、穩(wěn)健型網(wǎng)絡堆棧和用戶應用的性能，從而減少物聯(lián)網(wǎng)中無線節(jié)點的材料成本和功耗。 利用定制內(nèi)核（如 JN516x）或業(yè)內(nèi)標準內(nèi)核（如 EM35x 器件）即可實現(xiàn)上述目標。 在這兩個示例中，集成內(nèi)核允許無線收發(fā)器塊和內(nèi)核的功率域均通過代碼管理，從而降低總體功耗，延長電池壽命。 這樣，便能在無線節(jié)點使用壽命內(nèi)減少維護和電池更換次數(shù)，節(jié)約運營成本。