用代碼實現數字時鐘功能及進行modelsim仿真
ModelSim是業界最優秀的HDL語言仿真軟件，它能提供友好的仿真環境，是業界唯一的單內核支持VHDL和Verilog混合仿真的仿真器。它采用直接優化的編譯技術、Tcl/Tk技術、和單一內核仿真技術，編譯仿真速度快，編譯的代碼與平臺無關，便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調錯提供強有力的手段，是FPGA/ASIC設計的首選仿真軟件。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1630文章
21799瀏覽量
606108 -
仿真
+關注
關注
50文章
4124瀏覽量
134012 -
ModelSim
+關注
關注
5文章
174瀏覽量
47377
發布評論請先 登錄
相關推薦
如何使用quartus ii 和modelsim -ae 快速進行Testbench功能仿真
一下兩者的區別。1 前仿真前仿真也稱為功能仿真，主旨在于驗證電路的功能是否符合設計要求，其特點是不考慮電路門延遲與線延遲，主要是驗證電路與理
發表于 11-29 21:35
Quartus II與ModelSim功能仿真與后仿真掃盲
本文主要描述了如何在 QUARTUS II 中輸入程序文件，生成網表及標準延時文件，然后通過MODELSIM 進行功能仿真與后仿真的過程，主
發表于 07-22 15:44
?0次下載
Modelsim FLI接口的協同仿真技術
1 前言 協同仿真就是利用仿真工具提供的外部接口，用其它程序設計語言(非HDL語言，如c語言等)編程，用輔助仿真
發表于 06-07 08:33
?1252次閱讀
使用ModelSim進行設計仿真
ModelSim為HDL仿真工具，我們可以利用該軟件來實現對所設計的VHDL或Verilog程序進行仿真，支持IEEE常見的各種硬件描述語言
發表于 04-19 20:52
?151次下載
使用 ModelSim 進行設計仿真
ModelSim為HDL仿真工具，我們可以利用該軟件來實現對所設計的VHDL或Verilog程序進行仿真，支持IEEE常見的各種硬件描述語言
發表于 05-27 16:41
?132次下載
使用 ModelSim 進行設計仿真詳解
本章為ModelSim的初級教程，讀者讀完本章可以較為熟練的使用ModelSim進行設計仿真，本章沒有也不可能涉及ModelSim的各個方面
發表于 12-24 18:29
?0次下載
Xilinx ISE是如何調用ModelSim進行仿真的
在我們用ModelSim仿真的時候經常是修改一點一點修改代碼，這樣會造成一個無奈的操作循環：修改代碼--->編譯
發表于 02-11 15:25
?1.1w次閱讀
仿真軟件ModelSim及其應用,ModelSim的仿真流程
ModelSim不僅可以用于數字電路系統設計的功能仿真，還可以應用于數字電路系統設計的時序仿真。
如何使用Modelsim實現一個工程的仿真
之前玩過Altera的板子，不不， 現在應該叫intel PSG。在QuartusII13.0上老喜歡用modelsim_ae做仿真，小工程用起來也方便，但是我做IIC配置攝像頭的時序仿真
發表于 04-10 08:00
?1次下載
Vivado調用Modelsim仿真
Modelsim是十分常用的外部仿真工具，在Vivado中也可以調用Modelsim進行仿真，下面將介紹如何對vivado
如何使用 ModelSim 進行設計仿真
ModelSim為HDL仿真工具，我們可以利用該軟件來實現對所設計的VHDL或Verilog程 序進行仿真，支持IEEE常見的各種硬件描述語
發表于 01-14 09:47
?0次下載
工商網監
評論