在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

CMOS邏輯IC使用時如何應對電路中的危害、亞穩態、鎖存以及ESD—東芝半導體帶你深入電子設計

東芝半導體 ? 來源:東芝半導體 ? 2025-02-07 17:43 ? 次閱讀

提要

本期課堂,我們將繼續深入CMOS邏輯IC的使用注意事項,介紹如何應對電路中的危害、亞穩態、鎖存以及ESD防護等問題。

Q

危害的問題

如果是由OR(或)、AND(與)和其它門組成的多輸入組合邏輯,輸入信號變化時序的微小差異會導致短暫的須狀脈沖,這即是所謂的危害。

讓我們看一下危險是如何因信號延遲的差異而發生的。在下方所示的電路圖中,假設A和B同時發生信號上升沿。施加到B的信號通過反相器到達AND(與)門。由于從B進入AND(與)門的信號因反相器而延遲,AND(與)門將在不同的時序接收到輸入信號A和C,所以可能會在Y輸出處產生高脈沖。

9bbeda44-e537-11ef-9310-92fbcf53809c.png

A

危害的對策

組合邏輯的設計應確保避免從輸入的同步變化產生所需的輸出值。使用觸發器調整輸出時序也有助于消除危害。除了信號時序差異外,緩慢變化的輸入也可能導致危害。使用帶有施密特觸發器輸入的邏輯門,可以防止因緩慢變化的輸入引起的危害。

亞穩態的問題

同步時序電路的輸出有可能會維持一種稱為亞穩態的不穩定平衡狀態,具體將取決于將被鎖存的數據信號相對于時鐘信號的時序。當不滿足數據表中顯示的輸入建立和保持時間(ts和th)要求時,時序電路將進入亞穩態。

9bc7f0d4-e537-11ef-9310-92fbcf53809c.png

當有源輸入(如時鐘信號)和無源輸入(如數據信號)彼此異步時,可能發生亞穩態。為防止時序電路進入亞穩態,必須滿足數據表中所示的推薦時序條件。

例如,當CK和D輸入異步時,它們可以如下所示進行同步。但在這種情況下,應注意CK的周期和傳播延遲。如果它們接近,數據信號可能不會傳播到第二個觸發器。

下圖所示的同步器由兩個觸發器組成。第一個觸發器將防止tpd增加并防止危害轉移到第二個觸發器的輸出。即使在這種情況下,當CK1和CK2之間的相位差接近第一個觸發器的CK至Q延遲(tpd)時,仍需注意。

9bf5b2da-e537-11ef-9310-92fbcf53809c.png

注:如果兩個觸發器不能根據同樣的時鐘進行工作,可以創建與CK1同步的反相時鐘并將其用作CK2(如CK2=/CK1)以避免亞穩態。

Q

鎖存的問題

鎖存是由可控硅整流器(SCR)產生的CMOS集成電路的特有現象。

讓我們以n基板上形成的CMOS邏輯IC為例進行說明。CMOS邏輯IC具有各種寄生雙極晶體管(Q1至Q6),內部將形成雙向可控硅電路。鎖存的一個常見原因是CMOS IC輸入或輸出引腳上的噪聲、浪涌電壓或浪涌電流過大。另一個原因是供電電壓發生急劇變化。在這種情況下,內部雙向可控硅電路將導通,導致即使在觸發信號斷開時仍有過大的電流繼續在VCC和GND之間流動,最終導致IC損壞。

下面簡要介紹導致鎖存的過程。

下圖顯示了包含寄生結構的CMOS電路的等效電路。在n溝道MOSFET側的p阱中形成NPN晶體管(Q2),而在p溝道MOSFET側的n基板中形成PNP晶體管(Q1)。寄生電阻RS和RW)也存在于IC引腳之間。寄生元件(Q1和Q2)形成晶閘管

例如,如果電流由于外部原因流入n基板,則n基板中的電阻器RS將發生電壓降。結果,Q1導通,使得電流從VCC經由p阱中的電阻器RW流向GND。流過RW的電流在RW上產生一個電壓差,這使得Q2導通,使電流流過RS。由于這將進一步增加RS上的電壓差,所以Q1和Q2保持導通。因此,電流繼續增加。如上所述,當p阱中的RW和n基板中的RS都發生電壓差時,CMOS IC將出現鎖存問題。

9bfd6db8-e537-11ef-9310-92fbcf53809c.png

A

鎖存的對策

在額定條件下使用。如果對IC施加過大的浪涌,建議如下圖所示在IC接口增加一個保護電路

9c0aed3a-e537-11ef-9310-92fbcf53809c.png

ESD防護的問題

CMOS邏輯IC提供符合國際標準的靜電放電(ESD)抗擾度。接觸較高的靜電放電可能會導致CMOS邏輯IC故障或永久性損壞。因為CMOS邏輯IC輸入門的氧化膜非常薄(幾百至幾千埃),所以它可能會被幾百到幾千伏特的ESD損壞。

為防止這種情況,每個輸入引腳通常提供ESD保護電路。但這種保護有限。對可能接觸過度ESD的輸入端插入外部ESD保護二極管(例如,連接到電路板外部接口的輸入端)。

9c14440c-e537-11ef-9310-92fbcf53809c.png

東芝提供多種ESD模型。其中,人體模型(HBM)最為常見,該模型的特點是易受人體可能產生的ESD損害的影響。關于人體電容有許多討論。對于靜電放電抗擾度測試,將使用一個100 pF電容器和一個1500 Ω放電電阻器模擬帶電人體。在測試過程中,電容器充滿電,然后通過電阻器放電。

9c3fe1a2-e537-11ef-9310-92fbcf53809c.png

HBM測試電路

至此,關于CMOS邏輯IC使用注意事項的內容就全部結束啦!希望通過這幾篇文章,能夠助您在電路設計中突破難關、提升工作效率。未來隨著技術的不斷進步,新的材料、新的IC設計和制造技術將不斷涌現,芝子期待與您一起探索電子設計的新邊界,共同創造更加智能、高效和可靠的電子系統。

關于東芝電子元件及存儲裝置株式會社

東芝電子元件及存儲裝置株式會社是先進的半導體和存儲解決方案的領先供應商,公司累積了半個多世紀的經驗和創新,為客戶和合作伙伴提供分立半導體、系統LSI和HDD領域的杰出解決方案。

東芝電子元件及存儲裝置株式會社十分注重與客戶的密切協作,旨在促進價值共創,共同開拓新市場,期待為世界各地的人們建設更美好的未來并做出貢獻。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • CMOS
    +關注

    關注

    58

    文章

    5737

    瀏覽量

    236112
  • ESD
    ESD
    +關注

    關注

    49

    文章

    2072

    瀏覽量

    173393
  • 鎖存
    +關注

    關注

    0

    文章

    22

    瀏覽量

    20675
  • 東芝半導體
    +關注

    關注

    1

    文章

    103

    瀏覽量

    14588
  • 邏輯IC
    +關注

    關注

    0

    文章

    28

    瀏覽量

    6497

原文標題:芝識課堂【CMOS邏輯IC的使用注意事項】——深入電子設計,需要這份指南(四)

文章出處:【微信號:toshiba_semicon,微信公眾號:東芝半導體】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    FPGA復位電路亞穩態技術詳解

    只要系統中有異步元件,亞穩態就是無法避免的,亞穩態主要發生在異步信號檢測、跨時鐘域信號傳輸以及復位電路等常用設計
    的頭像 發表于 09-30 17:08 ?3821次閱讀
    FPGA<b class='flag-5'>中</b>復位<b class='flag-5'>電路</b>的<b class='flag-5'>亞穩態</b>技術詳解

    利用IDDR簡化亞穩態方案

    問題的,不過還是有一些方法可降低系統出現亞穩態問題的幾率。先來深入研究一下引起亞穩態的原因,再談談用哪些方法加以應對。什么是亞穩態 在FPG
    發表于 12-29 15:17

    FPGA中亞穩態——讓你無處可逃

    在異步信號檢測、跨時鐘域信號傳輸以及復位電路等常用設計。1.3亞穩態危害由于產生亞穩態后,寄存
    發表于 01-11 11:49

    FPGA觸發器的亞穩態認識

    返回到低電平, 這和輸入的數據無關。且在亞穩態的過程,觸發器的輸出可能在震蕩,也可能徘徊在一個固定的中間電平上。我們來看一個真實案例。見圖3. 在這個案例,我們測試一個FPGA邏輯
    發表于 12-04 13:51

    亞穩態問題解析

    亞穩態是數字電路設計中最為基礎和核心的理論。同步系統設計的多項技術,如synthesis,CTS,STA等都是為了避免同步系統產生亞穩態。異步系統
    發表于 11-01 17:45

    在FPGA復位電路中產生亞穩態的原因

    異步元件,亞穩態就是無法避免的,亞穩態主要發生在異步信號檢測、跨時鐘域信號傳輸以及復位電路等常用設計。03
    發表于 10-19 10:03

    FPGA--復位電路產生亞穩態的原因

    的,亞穩態主要發生在異步信號檢測、跨時鐘域信號傳輸以及復位電路等常用設計。03 亞穩態危害由于
    發表于 10-22 11:42

    在FPGA,同步信號、異步信號和亞穩態的理解

    亞穩態的傳播。綜上所述,組合邏輯2,還是不要有的好,能夠大大增加D5得到穩態的幾率。在上述敘述,我們只是提高了得到穩態的幾率,但是還是有
    發表于 02-28 16:38

    一種消除異步電路亞穩態邏輯控制方法

    本文分析了異步電路亞穩態產生的原因和危害, 比較了幾種常用的降低亞穩態發生概率的設計方法, 針對這些方法不能徹底消除亞穩態的不足, 設計了
    發表于 10-01 01:56 ?55次下載
    一種消除異步<b class='flag-5'>電路</b><b class='flag-5'>亞穩態</b>的<b class='flag-5'>邏輯</b>控制方法

    數字電路何時會發生亞穩態

    亞穩態問題是數字電路很重要的問題,因為現實世界是一個異步的世界,所以亞穩態是無法避免的,并且亞穩態應該也是面試常考的考點。
    發表于 09-07 14:28 ?543次閱讀

    亞穩態產生原因、危害及消除方法

    亞穩態問題是數字電路很重要的問題,因為現實世界是一個異步的世界,所以亞穩態是無法避免的,并且亞穩態應該也是面試常考的考點。
    的頭像 發表于 09-07 14:28 ?9702次閱讀

    什么是亞穩態?如何克服亞穩態

    亞穩態電路設計是常見的屬性現象,是指系統處于一種不穩定的狀態,雖然不是平衡狀態,但可在短時間內保持相對穩定的狀態。對工程師來說,亞穩態的存在可以帶來獨特的性質和應用,如非晶態材料、
    的頭像 發表于 05-18 11:03 ?4967次閱讀

    CMOS邏輯電路、D型

    本實驗活動的目標是進一步強化上一個實驗活動 “ADALM2000實驗:使用CD4007陣列構建CMOS邏輯功能” 探討的CMOS邏輯基本原
    的頭像 發表于 05-29 14:16 ?1275次閱讀
    <b class='flag-5'>CMOS</b><b class='flag-5'>邏輯電路</b>、D型<b class='flag-5'>鎖</b><b class='flag-5'>存</b>器

    FPGA設計亞穩態解析

    說起亞穩態,首先我們先來了解一下什么叫做亞穩態亞穩態現象:信號在無關信號或者異步時鐘域之間傳輸時導致數字器件失效的一種現象。
    的頭像 發表于 09-19 15:18 ?1986次閱讀
    FPGA設計<b class='flag-5'>中</b>的<b class='flag-5'>亞穩態</b>解析

    數字電路亞穩態是什么

    在數字電路的設計與實現亞穩態是一個不可忽視的現象。它可能由多種因素引發,對電路的穩定性和可靠性產生嚴重影響。本文將深入探討數字
    的頭像 發表于 05-21 15:29 ?1411次閱讀
    主站蜘蛛池模板: 国产免费黄视频 | 日本一区二区三区四区视频 | 台湾佬自偷自拍情侣在线 | 亚洲一区在线视频 | 一区二区三区四区在线免费观看 | 免费黄色a视频 | 97人人看 | 玖玖爱这里只有精品 | 天堂在线中文无弹窗全文阅读 | 老师解胸罩喂我吃奶 | 精品三级内地国产在线观看 | 黄色在线播放网址 | 综合精品| 蕾丝视频在线播放 | 日本不卡视频在线视频观看 | 免费看特级淫片日本 | 久久99热国产这有精品 | 国产午夜免费视频 | 日韩a级毛片免费观看 | 看大片全色黄大色黄 | 欧美特级午夜一区二区三区 | 第三级视频在线观看 | 男人在线网站 | 国产成人亚洲综合a∨婷婷 国产成人一区二区三中文 国产成人一区二区在线不卡 | 人与禽性视频77777 | 天天拍天天干 | 日本在线视频一区二区 | 欧美午夜在线视频 | 自拍你懂的 | 精品国产一区二区三区成人 | 久久精品亚瑟全部免费观看 | 你懂的在线免费 | 免费在线观看的网站 | 男人天堂久久 | 国产黄色在线看 | 亚洲国产精品国产自在在线 | 欧美福利片在线观看 | 日本s色大片在线观看 | 国产一级又色又爽又黄大片 | 美女爱爱网站 | 俺要色 |