Verilog-HDL深入講解
Verilog HDL是一種硬件描述語(yǔ)言，以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語(yǔ)言，都是在20世紀(jì)80年代中期開(kāi)發(fā)出來(lái)的。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
電路圖
+關(guān)注
關(guān)注
10404文章
10733瀏覽量
541283 -
vhdl
+關(guān)注
關(guān)注
30文章
819瀏覽量
129608 -
Verilog HDL
+關(guān)注
關(guān)注
17文章
126瀏覽量
50889
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
基于Verilog-HDL的軸承振動(dòng)噪聲電壓峰值檢測(cè)
介紹模擬峰值電壓的檢測(cè)方式，敘述基于Verilog-HDL 與高速A/D轉(zhuǎn)換器相結(jié)合所實(shí)現(xiàn)的數(shù)字式快速軸承噪聲檢測(cè)方法， 給出相關(guān)的Verilog-HDL 主模塊部分。
發(fā)表于 04-16 10:53
?22次下載
Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)
Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)本書(shū)從實(shí)用的角度介紹了硬件描述語(yǔ)言Verilog-HDL。通過(guò)動(dòng)手實(shí)踐,體驗(yàn)Verilog-HDL的語(yǔ)法結(jié)構(gòu)、功能等內(nèi)涵。在前五章,以簡(jiǎn)單的實(shí)例列舉了V
發(fā)表于 11-14 22:57
?147次下載
什么是Verilog HDL？
什么是Verilog HDL？
Verilog HDL是一種硬件描述語(yǔ)言，用于從算法級(jí)、門(mén)級(jí)到開(kāi)關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)
發(fā)表于 01-18 14:53
?4307次閱讀
基于Verilog－HDL描述的多用途步進(jìn)電機(jī)控制芯片的設(shè)計(jì)
【摘 要】 介紹了一種基于Verilog－HDL描述的多功能步進(jìn)電機(jī)控制芯片的可綜合方案，該方案可方便地構(gòu)成兩相雙極或四相單極步進(jìn)電機(jī)的控制系統(tǒng)。外接元件極少，只需給定時(shí)鐘
發(fā)表于 05-16 19:12
?2146次閱讀
基于Verilog-HDL的軸承振動(dòng)噪聲電壓峰值檢測(cè)
摘要：介紹模擬峰值電壓的檢測(cè)方式，敘述基于Verilog-HDL與高速A/D轉(zhuǎn)換器相結(jié)合所實(shí)現(xiàn)的數(shù)字式快速軸承噪聲檢測(cè)方法，給出相關(guān)的Verilog-HDL主模塊部分。
發(fā)表于 06-20 15:14
?1079次閱讀
Verilog HDL語(yǔ)言簡(jiǎn)介
Verilog HDL語(yǔ)言簡(jiǎn)介
1．什么是Verilog HDLVerilog HDL是硬件描述語(yǔ)言的一種，用于數(shù)
發(fā)表于 02-09 08:59
?4031次閱讀
Verilog HDL程序設(shè)計(jì)教程_王金明
《Verilog HDL 程序設(shè)計(jì)教程》對(duì)Verilog HDL程序設(shè)計(jì)作了系統(tǒng)全面的介紹，以可綜合的設(shè)計(jì)為重點(diǎn)，同時(shí)對(duì)仿真和模擬也作了深入
發(fā)表于 09-22 15:53
?0次下載
Verilog HDL程序設(shè)計(jì)與實(shí)踐
Verilog HDL程序設(shè)計(jì)與實(shí)踐著重介紹了Verilog HDL語(yǔ)言
發(fā)表于 10-29 14:45
?21次下載
基于FPGA Verilog-HDL語(yǔ)言的串口設(shè)計(jì)
基于FPGA Verilog-HDL語(yǔ)言的串口設(shè)計(jì)
發(fā)表于 02-16 00:08
?35次下載
Verilog HDL入門(mén)教程之Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì)教程
本文檔的主要內(nèi)容詳細(xì)介紹的是Verilog HDL入門(mén)教程之Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì)教程。
發(fā)表于 09-20 15:51
?83次下載
如何使用Verilog-HDL做CPLD設(shè)計(jì)的時(shí)序邏輯電路的實(shí)現(xiàn)
本文檔的主要內(nèi)容詳細(xì)介紹的是如何使用Verilog-HDL做CPLD設(shè)計(jì)的時(shí)序邏輯電路的實(shí)現(xiàn)。
發(fā)表于 12-12 16:25
?10次下載
Verilog HDL入門(mén)教程
本文主要介紹了Verilog HDL 語(yǔ)言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語(yǔ)
發(fā)表于 02-11 08:00
?102次下載
數(shù)字設(shè)計(jì)FPGA應(yīng)用：Verilog HDL語(yǔ)言基本結(jié)構(gòu)
本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線，全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開(kāi)發(fā)開(kāi)始，深入
Verilog HDL入門(mén)教程-Verilog HDL的基本語(yǔ)法
Verilog HDL入門(mén)教程-Verilog HDL的基本語(yǔ)法
發(fā)表于 01-07 09:23
?181次下載
工商網(wǎng)監(jiān)
評(píng)論