SC6301低功耗超低噪聲時鐘抖動消除器 SC6301是高性能時鐘調節器,支持JEDEC JESD204B。當使用設備和SYSREF時鐘時,P.... 玩兒轉FPGA 發表于 06-21 15:11 ?1015次閱讀 SC6301低功耗超低噪聲時鐘抖動消除器簡介 SC6301是高性能時鐘調節器,支持JEDEC JESD204B。當使用設備和SYSREF時鐘時,P.... 玩兒轉FPGA 發表于 06-21 15:10 ?1242次閱讀 FPGA數字IO如何實現DAC功能 假設方波頻率為f0。橫軸諧波次數為0的柱狀圖代表直流分量的幅值,也就是方波的平均電壓(與占空比有關).... 玩兒轉FPGA 發表于 12-07 10:31 ?1824次閱讀 剖析verilog2005的騷操作之對數函數 小技巧分享: verilog下取對數其實可用$clog2這個系統函數,和自己找代碼里面寫入funct.... 玩兒轉FPGA 發表于 10-09 15:29 ?4719次閱讀 log2在verilog中到底有什么用 很多小伙伴對上一篇文章講的取對數沒感覺,覺得這個沒什么用。確實很多時候用不著,verilog本身不夠.... 玩兒轉FPGA 發表于 10-08 11:23 ?4993次閱讀