原來(lái)SpinalHDL中BlackBox封裝數(shù)組接口如此簡(jiǎn)單
當(dāng)在SpinalHDL中調(diào)用別人的RTL代碼時(shí)，需要采用BlackBox進(jìn)行封裝。對(duì)于大多數(shù)場(chǎng)景，想....
AMBA4 SystemVerilog Asseration驗(yàn)證
ARM所推出的AMBA4總線相對(duì)來(lái)講還是應(yīng)用廣泛的。無(wú)論是芯片設(shè)計(jì)里還是FPGA設(shè)計(jì)里，時(shí)常能見到A....
基于RR的多路分發(fā)調(diào)用
在SpinalHDL代碼中,StreamArbiter提供了完善的多入一出的調(diào)度機(jī)制。里面可能應(yīng)用的....
報(bào)文解析規(guī)則定義 流水線劃分提取方案
之前看一篇論文《A Fast Approach for Generating Efficient P....
在SpinalHDL中如何將ROM的初始化放置在RTL文件中？
在默認(rèn)情況下，SpinalHDL在生成代碼時(shí)會(huì)同時(shí)生成一個(gè)bin文件及一個(gè)RTL代碼文件。在RTL代....
模擬IC設(shè)計(jì)的這些坑你都踩過(guò)嗎？
模擬IC是負(fù)責(zé)生產(chǎn)、放大和處理各類模擬信號(hào)的電路，工程師通過(guò)模擬電路把模擬信號(hào)放大縮小后，再全部記錄....
三分鐘教你快速處理沒(méi)有使用的端口信號(hào)
避不開的場(chǎng)景 如果熟悉SpinalHDL設(shè)計(jì)，那么都應(yīng)該清楚在SpinalHDL設(shè)計(jì)里，如果....
淺入淺出DDR的容量規(guī)格
對(duì)于DDR的理解，最初簡(jiǎn)單的以為無(wú)非一個(gè)大的數(shù)組，我會(huì)接口使用就OK了。不管各種概念天花亂墜，其總歸....
分享下SpinalHDL中SpinalConfig中的三項(xiàng)參數(shù)
當(dāng)我們采用SpinalSystemVerilog(demo0())的方式生成RTL代碼時(shí)其生成的代碼....
DataBusShift——數(shù)據(jù)移位下游說(shuō)了算
在邏輯設(shè)計(jì)里，比如需要分層解析數(shù)據(jù)的場(chǎng)景，往往當(dāng)前時(shí)鐘能消耗處理多少數(shù)據(jù)依賴于數(shù)據(jù)的實(shí)時(shí)解析，下一拍....
SpinalHDL中不可不知的位拼接符
在之前寫Verilog時(shí)，位拼接符是一個(gè)很常見的東西，今天來(lái)看下在SpinalHDL中常見的位拼接符....
RSS的邏輯實(shí)現(xiàn)
在網(wǎng)卡領(lǐng)域，多隊(duì)列技術(shù)已經(jīng)是一項(xiàng)很常用的技術(shù)，而網(wǎng)絡(luò)報(bào)文的負(fù)載分流，常見的就是RSS。本文就索性仔細(xì)....
asBits函數(shù)如何轉(zhuǎn)換成Bits數(shù)據(jù)類型
SpinalHDL中Bundle與SystemVerilog中的packed struct很像，在某....
SpinalHDL中Bundle數(shù)據(jù)類型的轉(zhuǎn)換
SpinalHDL中Bundle與SystemVerilog中的packed struct很像，在某....
設(shè)計(jì)中DFX的重要性表現(xiàn)
這里我們假定對(duì)inPort端口添加一些監(jiān)控信息，我們?cè)O(shè)計(jì)如下模塊作為AxiLite4總線的一個(gè)通用監(jiān)....
工商網(wǎng)監(jiān)