在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA開源工坊

文章:30 被閱讀:7w 粉絲數(shù):5 關注數(shù):0 點贊數(shù):3

廣告

基于FPGA實現(xiàn)OTSU算法

OSTU大津法是一種確定圖像二值化閾值的方法,由日本學者大津提出來的。
的頭像 FPGA開源工坊 發(fā)表于 10-25 15:23 ?981次閱讀
基于FPGA實現(xiàn)OTSU算法

FIFO的深度應該怎么計算

FIFO是FPGA/IC設計中經(jīng)常使用到的模塊,它經(jīng)常被用在兩個模塊之間進行數(shù)據(jù)的緩存,以避免數(shù)據(jù)在....
的頭像 FPGA開源工坊 發(fā)表于 10-25 15:20 ?944次閱讀
FIFO的深度應該怎么計算

Verilog語法中運算符的用法

verilog語法中使用以下兩個運算符可以簡化我們的位選擇代碼。
的頭像 FPGA開源工坊 發(fā)表于 10-25 15:17 ?2488次閱讀
Verilog語法中運算符的用法

基于FPGA的JPEG-LS圖像壓縮器介紹

現(xiàn)在來看一下GitHub上面一個開源的JPEG LS算法的Verilog實現(xiàn)
的頭像 FPGA開源工坊 發(fā)表于 10-15 17:27 ?1183次閱讀
基于FPGA的JPEG-LS圖像壓縮器介紹

Vivado編輯器亂碼問題

我們在日常開發(fā)中經(jīng)常使用sublime、vim、vs code等第三方的編輯器,這些編輯器可以使用很....
的頭像 FPGA開源工坊 發(fā)表于 10-15 17:24 ?2440次閱讀
Vivado編輯器亂碼問題

RISC-V編譯環(huán)境搭建

以上按位數(shù)分可以編譯為32位和64位兩種,另外就是都可以編譯為elf版本和linux版本。
的頭像 FPGA開源工坊 發(fā)表于 07-17 11:31 ?1950次閱讀
RISC-V編譯環(huán)境搭建

JPEG LS算法局部梯度值計算原理

如果同一個上下文中對少量元素進行編碼,通常無法獲得足夠的上下文編碼信息。但是如果對大量元素進行編碼又....
的頭像 FPGA開源工坊 發(fā)表于 04-25 10:46 ?802次閱讀
JPEG LS算法局部梯度值計算原理

FPGA壓縮算法有哪些

在圖像壓縮算法中可以采用哈夫曼編碼的方式對編碼冗余的信息進行壓縮,可以采用預測的方式來減少像素間冗余....
的頭像 FPGA開源工坊 發(fā)表于 04-15 11:48 ?1030次閱讀
FPGA壓縮算法有哪些

以太網(wǎng)自協(xié)商機制—雙絞線自協(xié)商案例(四)

10M/100M/1000M自協(xié)商,主要協(xié)商的內(nèi)容為“速度雙工”、“流控”和“主從”三大類,下面先介....
的頭像 FPGA開源工坊 發(fā)表于 03-20 15:11 ?4493次閱讀
以太網(wǎng)自協(xié)商機制—雙絞線自協(xié)商案例(四)

以太網(wǎng)自協(xié)商機制-雙絞線自協(xié)商案例設計(三)

NextPage有兩大類(D13=1時為Messgage Page; D13=0時為Unformat....
的頭像 FPGA開源工坊 發(fā)表于 03-18 09:33 ?2036次閱讀
以太網(wǎng)自協(xié)商機制-雙絞線自協(xié)商案例設計(三)

以太網(wǎng)自協(xié)商機制-雙絞線自協(xié)商案例設計(二)

在FLP突發(fā)中,D0應是傳輸?shù)牡谝粋€比特。
的頭像 FPGA開源工坊 發(fā)表于 03-17 09:19 ?1911次閱讀
以太網(wǎng)自協(xié)商機制-雙絞線自協(xié)商案例設計(二)

基于IEEE Clause 28雙絞線的以太網(wǎng)自協(xié)商機制解析(一)

自協(xié)商機制是以太網(wǎng)技術物理層重要的一種機制。它可以使得不同底層技術網(wǎng)絡設備(計算機終端,網(wǎng)橋,交換機....
的頭像 FPGA開源工坊 發(fā)表于 03-15 09:55 ?1782次閱讀
基于IEEE Clause 28雙絞線的以太網(wǎng)自協(xié)商機制解析(一)

FPGA圖像處理-CLAHE算法的第二步對比度限制(三)

這個過程很簡單,分為下面幾個步驟。
的頭像 FPGA開源工坊 發(fā)表于 01-05 13:44 ?1685次閱讀
FPGA圖像處理-CLAHE算法的第二步對比度限制(三)

FPGA圖像處理之CLAHE算法

在FPGA圖像處理--CLAHE算法(一)中介紹了為啥要用CLAHE算法來做圖像增強。
的頭像 FPGA開源工坊 發(fā)表于 01-04 12:23 ?3393次閱讀
FPGA圖像處理之CLAHE算法

怎么用Vivado做覆蓋率分析

在做仿真的時候往往會去做代碼覆蓋率和功能覆蓋率的分析,來保證仿真是做的比較充分完備的。
的頭像 FPGA開源工坊 發(fā)表于 01-03 12:34 ?2444次閱讀
怎么用Vivado做覆蓋率分析

FPGA圖像處理-CLAHE算法介紹(一)

在介紹CLAHE算法之前必須要先提一下直方圖均衡化,直方圖均衡化算法是一種常見的圖像增強算法,可以讓....
的頭像 FPGA開源工坊 發(fā)表于 01-02 13:32 ?2355次閱讀
FPGA圖像處理-CLAHE算法介紹(一)

為什么不能直接對RGB圖做直方圖均衡化

相信好多人在開始學習FPGA圖像處理的時候都是接觸的RGB轉(zhuǎn)灰度圖,Sobel圖像檢測,直方圖均衡化....
的頭像 FPGA開源工坊 發(fā)表于 01-02 09:41 ?1501次閱讀
為什么不能直接對RGB圖做直方圖均衡化

Vivado 2023.2版本的新增功能

Vivado在前一段時間更新了2023.2版本,經(jīng)過一段時間的使用這個版本還是很絲滑的,用起來挺舒服....
的頭像 FPGA開源工坊 發(fā)表于 01-02 09:39 ?4630次閱讀
Vivado 2023.2版本的新增功能

verilog中數(shù)據(jù)的符號屬性(有符號數(shù)和無符號數(shù))探究根源

為了省流,還是先甩結(jié)論。有符號數(shù)和無符號數(shù)的最本質(zhì)區(qū)別就是:符號位的識別和高位拓展。除此之外,另一個....
的頭像 FPGA開源工坊 發(fā)表于 12-10 10:50 ?2426次閱讀
verilog中數(shù)據(jù)的符號屬性(有符號數(shù)和無符號數(shù))探究根源

Canny雙閾值邊緣檢測和弱邊緣連接詳解

在上一篇FPGA圖像處理--Canny邊緣檢測(一)里介紹了Canny邊緣檢測的NMS計算,這里就介....
的頭像 FPGA開源工坊 發(fā)表于 11-18 17:07 ?3658次閱讀

記錄一次時序收斂的過程

在之前的文章里面介紹了Canny算法的原理和基于Python的參考模型,之后呢在FPGA上完成了Ca....
的頭像 FPGA開源工坊 發(fā)表于 11-18 16:38 ?1403次閱讀
記錄一次時序收斂的過程

FPGA圖像處理之Canny邊緣檢測

在邊緣檢測算法里面Sobel是比較簡單的一個算法,但是其檢測出來的邊緣往往是比較粗的,效果不是很好,....
的頭像 FPGA開源工坊 發(fā)表于 11-17 09:10 ?2079次閱讀
FPGA圖像處理之Canny邊緣檢測

觸發(fā)器的應用案例

今天群友遇到一個在綜合的時候報錯ambiguous clock in event control的問....
的頭像 FPGA開源工坊 發(fā)表于 11-13 09:55 ?1979次閱讀
觸發(fā)器的應用案例

FPGA圖像處理--高斯模糊(二)

在仿真的時候會實時打印DUT和參考模型的結(jié)果是否比對成功。因為設置了DUT和參考模型的結(jié)果之間的閾值....
的頭像 FPGA開源工坊 發(fā)表于 10-29 16:26 ?778次閱讀
FPGA圖像處理--高斯模糊(二)

spinalhdl轉(zhuǎn)Verilog可讀性 SpinalHDL開發(fā)流程

SpinalHDL是基于Scala全新的硬件描述語言,解決了不少Verilog等傳統(tǒng)HDL語言的痛點....
的頭像 FPGA開源工坊 發(fā)表于 07-27 09:29 ?3233次閱讀
spinalhdl轉(zhuǎn)Verilog可讀性 SpinalHDL開發(fā)流程

如何在FPGA中實現(xiàn)RGB轉(zhuǎn)HSV

HSV色彩空間相對于RGB色彩空間更適合做顏色追蹤,分割顏色等。那么RGB色彩空間要怎么轉(zhuǎn)變?yōu)镠SV....
的頭像 FPGA開源工坊 發(fā)表于 07-02 11:49 ?2552次閱讀
如何在FPGA中實現(xiàn)RGB轉(zhuǎn)HSV

Vitis調(diào)試技巧-從Vitis中導出數(shù)據(jù)到本地

在Zynq開發(fā)中有一個很常用的功能是將ARM端的數(shù)據(jù)導出到本地,然后通過Matlab,Python等....
的頭像 FPGA開源工坊 發(fā)表于 05-29 09:35 ?9559次閱讀
Vitis調(diào)試技巧-從Vitis中導出數(shù)據(jù)到本地

SpinalHDL BlackBox時鐘與復位

在SpinalHDL中使用之前已有的Verilog等代碼的時候需要將這些代碼包在一個BlackBox....
的頭像 FPGA開源工坊 發(fā)表于 05-04 11:13 ?1051次閱讀
SpinalHDL BlackBox時鐘與復位

Xilinx FPGA重構(gòu)技術介紹

重構(gòu)技術是一項非常實用的技術,從比特屬性上來分類可以分成全部重構(gòu)和局部重構(gòu)。
的頭像 FPGA開源工坊 發(fā)表于 02-12 10:33 ?1515次閱讀

從RTL追蹤到Scala

  在三天前SpinalHDL1.8.0正式上線,在這次更新中增加了Scala代碼和生成的RTL代碼....
的頭像 FPGA開源工坊 發(fā)表于 12-09 10:32 ?1502次閱讀
主站蜘蛛池模板: 久久久久久国产精品免费免 | 自拍你懂的| 激情综合站| aaa在线观看 | 国产日日操 | 速度与激情10| 亚洲羞羞裸色私人影院 | 欧美成人免费大片888 | 奇米影视999 | 国产一区二区三区在线观看视频 | 狠狠色噜噜狠狠狠狠米奇777 | 日本一视频一区视频二区 | 天天草比| 这里只有精品在线 | 国产免费一区二区三区 | 婷婷六月久久综合丁香一二 | 9久久9久久精品 | 国产精品欧美久久久久天天影视 | 天堂欧美| 天天爽夜夜爽免费看 | 午夜视频在线观看国产www | 香蕉视频网站在线播放 | 日本黄色网址免费 | 激情综合网五月婷婷 | 色噜噜狠狠色综合欧洲selulu | 国产精品伦理一区二区三区 | 在线免费观看h视频 | 婷婷六月激情在线综合激情 | 欧美黄色高清 | 色偷偷亚洲综合网亚洲 | 老逼影院 | 双性受粗大撑开白浊 | 日本黄色免费在线观看 | 久久99操 | 欧美日韩a | 国产毛片精品 | 天天摸天天操天天爽 | 国产伦精品一区二区三区免费 | 亚洲婷婷综合中文字幕第一页 | 四虎8848精品永久在线观看 | 亚洲高清免费在线观看 |