以太網(wǎng)自協(xié)商機制—雙絞線自協(xié)商案例(四)
10M/100M/1000M自協(xié)商,主要協(xié)商的內(nèi)容為“速度雙工”、“流控”和“主從”三大類,下面先介....

基于IEEE Clause 28雙絞線的以太網(wǎng)自協(xié)商機制解析(一)
自協(xié)商機制是以太網(wǎng)技術物理層重要的一種機制。它可以使得不同底層技術網(wǎng)絡設備(計算機終端,網(wǎng)橋,交換機....

verilog中數(shù)據(jù)的符號屬性(有符號數(shù)和無符號數(shù))探究根源
為了省流,還是先甩結(jié)論。有符號數(shù)和無符號數(shù)的最本質(zhì)區(qū)別就是:符號位的識別和高位拓展。除此之外,另一個....

Canny雙閾值邊緣檢測和弱邊緣連接詳解
在上一篇FPGA圖像處理--Canny邊緣檢測(一)里介紹了Canny邊緣檢測的NMS計算,這里就介....
spinalhdl轉(zhuǎn)Verilog可讀性 SpinalHDL開發(fā)流程
SpinalHDL是基于Scala全新的硬件描述語言,解決了不少Verilog等傳統(tǒng)HDL語言的痛點....

Vitis調(diào)試技巧-從Vitis中導出數(shù)據(jù)到本地
在Zynq開發(fā)中有一個很常用的功能是將ARM端的數(shù)據(jù)導出到本地,然后通過Matlab,Python等....

Xilinx FPGA重構(gòu)技術介紹
重構(gòu)技術是一項非常實用的技術,從比特屬性上來分類可以分成全部重構(gòu)和局部重構(gòu)。
從RTL追蹤到Scala
在三天前SpinalHDL1.8.0正式上線,在這次更新中增加了Scala代碼和生成的RTL代碼....