1 引言
??? 在數字技術飛速發展的今天，將各種模擬信號轉化為數字信號再進行相應的處理，不僅可以提高系統性能，還可以充分利用現代信號的各種處理算法，提高系統的靈活性和可靠性。隨著工藝水平的不斷進步，CPLD (Complex Programmable Logical Device) 等可編程器件的速度和規模都有了很大的提高，而且，它們還具有集成度高、體積小、功耗低、設計靈活等優勢，這就為利用可編程器件實現高速數字信號處理開辟了道路。
??? 目前，新一代的CPLD等可編程器件，不僅在速度上能滿足高速數字信號處理的要求，而且可編程資源也大大增加，并且具有在線可編程功能，從而提高了系統的靈活性和適應性。因此，在開發周期較短或對系統靈活性要求較高的場所，CPLD能夠提供比專用高速數字信號處理器件更高的系統速度和更好的解決方案。
2 總體介紹
??? 在進行某型號智能水下機器人的設計過程中，要實時采集經模擬波束形成的多路模擬信號，并且每次采集的頻率、數據量、發射機的脈寬和重復周期等指標要通過水上分機給出。由于整個機器人載體需要長時間工作在水下，工作條件惡劣，所受干擾嚴重。另外，為了達到降低系統功耗目的，采集器的設計要選擇集成度高、功耗低、體積小的處理芯片。
??? 根據以上設計要求，核心處理器采用了ALTRA公司的MAX7000系列MAX7256，外圍輔助設備包括AD公司的ADμC812單片機（水上分機控制信號與CPLD之間的通信轉換設備）、TI公司的THS1206 A/D轉換芯片。圖1是整個采集系統的結構框圖。

3 CPLD實現
??? 鑒于本系統的信號采集部分通道數較多，頻率和精度要求較高，經過比較，選用了TI公司生產的THS1206（A/D轉換）芯片。該芯片的主要性能指標如表1所示。

??? 從表1可以看出，該芯片可以滿足本系統的要求。問題的關鍵是如何利用CPLD對其進行控制、操作。由于CPLD的操作是從數字邏輯角度入手，這一點與傳統的處理芯片差別很大，因此，對CPLD的編程要從時序、邏輯兩個角度同時進行考慮。對于THS1206而言，其工作邏輯如圖2所示。

??? 從THS1206的工作邏輯圖可以看出，對該芯片的使用主要可分為兩部分，其一是按實際要求對芯片進行初始化；其二是按初始化設定的工作條件完成信號采集。由于單片THS1206最多可實現4通道的信號采集，所以，本系統共使用了12片THS1206（系統要求48路信號采集）。為了在允許的采樣周期內完成信號采集的任務，CPLD的時序設計過程中采用了控制讀時序和控制寫時序。讀、寫時序圖分別如圖3和圖4所示。

??? 通過對THS1206時序圖的分析，CPLD選用第一片THS1206的FIFO，寫滿后發出Data_AV (Data Available) 的中斷作為觸發信號，順序對各路進行信號采集。
??? 仔細分析圖4，并結合48路信號采集的時序邏輯，我們認為，要做到實時顯示，數據傳輸須與信號采集過程同步進行。另外，為了盡量減小漏采或錯采的可能，傳輸時序的設計采用的是延時三個Data_AV信號后，才啟動傳輸時序，每次傳輸的數據量為240K×8bit。圖5是任意一路輸入正弦信號經采樣、傳輸處理后所得數據繪制的曲線。從曲線可以看出，利用采集、傳輸處理后所得的數據繪制的曲線基本上可以不失真地再現輸入信號。

4 結束語
??? 綜上所述，利用CPLD實現高速、多通道數據采集系統的設計，具有其它元器件不可比擬的優點：具有大量I/O管腳和較強的帶載能力；內部資源豐富、處理速度快,可實現復雜的算法設計；器件內部信號延時小，從而可提高信號的完整性和抗干擾能力；器件功耗低（2.5V/3.3V），電器兼容性好。由此可見，充分發揮CPLD的優點，使其為現代水下高速處理任務服務，具有現實意義。

參考文獻

1 余人杰，高祖綱. 計算機控制技術.? 西安：西安交通大學出版社，1994
2 張宗玉,楊春英.用FPGA技術實現模擬雷達信號.電子產品世界,2000(12)：56-57
3 季振洲,周勇林.FPGA芯片設計效率的研究.高技術通訊,2000,10(5)：71-73?
4 張奎剛,徐連海.ALTERA FPGA簡介及其在LED顯示屏控制中的應用.微處理機,2000(2)：26-27