誤差源

　　要為任何帶隙電壓參考實現良好的精確度，必須定義總體精度誤差的主要形成因素［4］。以下是所推薦架構的最大誤差源：

　　● 放大器失調電壓

　　● 電阻器 R1 與 R2 之間的不匹配

　　● 雙極性晶體管的飽和電流不匹配

　　● 電阻器 R1、R2 和 R3 的變化

　　放大器失調電壓

　　放大器失調電壓對于參考電壓精確度來說很關鍵，因為它通過與發射-基極電壓差相同的方式放大。盡管我們可以通過增大雙極性晶體管的面積比來減少對放大器失調電壓的影響，但由于電壓差具有對數尺度，因此我們會受到這個比例的合理值限制。在本例中，我們選擇的比例為 24。

　　對放大器失調電壓影響最大的是輸入級晶體管閥值電壓變化。它可通過增大放大器輸入對的尺寸來改善（公式 6）。

　　電阻器R1與R2之間的不匹配

　　電阻器R1與R2之比可定義公式5中正溫度系數項的增益。為了讓該增益系數準確，我們使用較大面積單位電阻器。使用特殊的電阻器布局，可實現0.1%的誤差比例精度。

　　雙極性晶體管的電阻器與飽和電流的變化

　　這兩種變化會導致雙極性晶體管的基極-發射極電壓Veb發生偏移?；鶚O-發射極電壓可按公式7確定：

　　其中，I是發射極電流，IS是雙極性晶體管的飽和電流。引起IS變化的主要原因是Q1和Q2晶體管面積的不匹配以及雜質濃度的變化。

　　電阻器R1的變化可影響通過晶體管Q2的電流I的絕對值，它是負溫度系數項VEB的一部分。

　　電阻器R2和R3分別可確定通過Q1和Q2的電流值。R2和R3的變化可導致參考電壓（公式5）的正溫度系數不準確。不過，可通過對電阻器R2與R3進行良好匹配來降低該變化所引起的誤差。

　　高PSRR帶隙電壓參考電路

　　由于上述傳統電壓參考架構的所有缺點，我們建議采用改進的電壓參考，它是帶隙電壓參考與低壓降穩壓器的整合解決方案（圖6）。

　　圖 6. 帶隙電壓參考結合低壓降穩壓器的方框圖

　　該示例中的輸出電壓可由公式8確定：

　　VREF節點既是帶隙參考的輸出節點，同時也是帶隙核心電路的電源線。這有助于我們通過LDO保護帶隙核心電路免受電源電壓紋波影響。

　　要獲得小靜態電流，電阻器R1、R2、R3 和R4的值就會比較大，推薦電路的電阻為8MΩ。這可使通過Q1和Q2的電流降低至40nA。推薦架構的整體靜態電流為250nA。除此之外，我們還可采用一款靜態電流為 100nA 的偏置電流電源。

　　偏置電流電路

　　所推薦的偏置電流電路基于一種著名的電路結構（如圖7所示），在參考文獻5［5］ 中有詳細介紹。

　　在該電路中，兩個N型晶體管M5和M7構成第一個增益為S7/S5 的電流鏡，而兩個P型晶體管M4和M6則構成第二個增益為S4/S6的電流鏡，其中S4、S5、S6 和 S7是相應晶體管的面積。

　　偏置發生器通常不需要特別啟動電路，這可減少靜態電流和占用面積。如果電流足夠小，電阻R就可以忽略。由M5/M7和M4/M6構成的兩個電流鏡可互連成一個閉環。

　　該環路增益大于單位增益，因此兩個分支中的電流都會增大，直至達到均衡為止。這將由電阻R的壓降定義，可表示為公式9：

　　圖 7. 具有動態啟動電流的偏置生成器

　　要加快啟動速度并避免可能的漏電影響，可使用一款附加啟動電路。晶體管M0可作為具有極大電阻的橫向雙極性NPN晶體管使用，其可最大限度地降低啟動電流。電容器C不僅可在電路加電時提供快速瞬態啟動，而且還可防止啟動電路發生振蕩。在啟動之后，電路由晶體管M2阻斷。偏置模塊的偏置電流是40nA?？偭骱氖?0nA。

　　驗證結果

　　所推薦帶隙參考不僅可用于超低噪聲、高PSRR的低壓降穩壓器，而且還可采用CMOS 9T5V技術實施。PSRR 值如圖8所示，輸出電壓精度的蒙特卡洛溫度變化仿真結果如圖9所示。測量結果請參見表1。

　　圖 8. 電壓參考源的PSRR

　　圖 9. 輸出電壓精度

　　表 1. 測量數據

　　總結

　　我們不僅介紹了采用CMOS9T5V 0.18μm工藝實施的、高PSRR的極低功耗帶隙電壓參考，而且還詳細介紹了最大限度降低功耗和最大限度提高PSRR的設計條件。將帶隙電壓參考與低壓降穩壓器相結合，可在100Hz下獲得93dB的高PSRR。該電路的最大靜態電流僅為250nA，是超低功耗應用最具吸引力的選擇。