接 下來(lái)，由上面的邏輯框圖可知，要保證乘法器的輸出是一個(gè)良好的正弦波形，這個(gè)和三個(gè)因素有關(guān)：第一是Vcomp電容要足夠大，才能濾去100Hz的工頻紋 波。但該電容也不能選擇過(guò)大，否則會(huì)使得上電后抽取過(guò)多Vcs電容的能量而導(dǎo)致UVLO出現(xiàn)。選擇過(guò)小，則會(huì)出現(xiàn)輸入電流波形向前偏的現(xiàn)象，且該現(xiàn)象因?yàn)?輸入電壓的升高而日趨嚴(yán)重。因?yàn)閂comp上紋波大小不變，但穩(wěn)態(tài)值變小，相應(yīng)紋波所占比例越大。第二是整流橋后端電容Cin要足夠小，才能保證良好的正 弦波形。此外，電容過(guò)大的話，電容上的充放電電流會(huì)和原邊電流疊加，也會(huì)使得輸入電流向前偏。但Cin也不能太小，否則會(huì)使得輸入電壓的開(kāi)關(guān)紋波變大。極 端情況下，僅靠Cin已不足以維持一個(gè)開(kāi)關(guān)周期的開(kāi)通，而前端又有電感使得電流不能突變，從而導(dǎo)致輸入電流波形紊亂。同時(shí)，過(guò)小的Cin也不利于對(duì)差模干 擾的抑制。第三，乘法器要求有寬廣的線性度。

上面解決的是cos?，而沒(méi)有考慮THD的影響。首先，乘法器要有良好的THD；再次，開(kāi)關(guān)頻率要盡可能抬高來(lái)降低輸入電流紋波；最后，在電源進(jìn)線端要選擇電感匹配，這樣才能做到高的PF值。

恒流精度的影響因素和提高手段

根 據(jù)公式(3)，恒流精度受兩個(gè)因素影響：一是每個(gè)周期Vcs的峰值檢測(cè)。由于芯片內(nèi)部比較器的延時(shí)等因素，真正檢測(cè)到最終的峰值難度很大(往往檢測(cè)值都要 小于真實(shí)的峰值)。這也是影響系統(tǒng)線調(diào)整率的主要因素。二是tdis/T的檢測(cè)，其關(guān)鍵又在于tdis的檢測(cè)。tdis的檢測(cè)一個(gè)是開(kāi)始點(diǎn)的確定，一個(gè)是 結(jié)束點(diǎn)的確定。

PT4209中以DET腳超過(guò)1.25V為開(kāi)始點(diǎn)的起始點(diǎn)。這個(gè)點(diǎn)和實(shí)際的真實(shí)開(kāi)始點(diǎn)略有超前(相當(dāng)于加進(jìn)去一個(gè) tdis的小量)，正好補(bǔ)償因?yàn)閂cs的峰值檢測(cè)漏掉的一點(diǎn)峰值。此外，這個(gè)上升時(shí)間量和Vin+ Vr/sub>大小成正比，所以就算對(duì)線調(diào)整率有影響也非常有限。另一端，如何判斷tdis時(shí)間的結(jié)束，無(wú)論對(duì)于PSR恒壓還是恒流，都是至關(guān)重要 的一環(huán)。由于真正檢測(cè)到該點(diǎn)有一定難度，市面上一般的芯片都只是簡(jiǎn)單地采取判斷DET腳過(guò)零來(lái)近似認(rèn)為是tdis的結(jié)束。好一點(diǎn)的芯片會(huì)在內(nèi)部減去一個(gè)預(yù) 先設(shè)定好的時(shí)間，但一旦系統(tǒng)選擇不一樣的參數(shù)，則補(bǔ)償?shù)慕Y(jié)果不是偏大就是偏小。有些還需要在MOS管DS兩端掛電容或在DET腳對(duì)地掛電容來(lái)進(jìn)行補(bǔ)償。

PT4209采用了先進(jìn)的自適應(yīng)判斷方法。在輸出二極管關(guān)斷后，芯片內(nèi)部記錄振蕩周期，并將其補(bǔ)回到下一個(gè)周期的tdis的計(jì)算中。這樣做不僅可以保證精確的采到tdis，系統(tǒng)不需要增加任何元件，也使得芯片對(duì)不同系統(tǒng)的適應(yīng)性更強(qiáng)。

此外，對(duì)于PCB的走線，Rcs的地要和芯片地接在同一點(diǎn)；整流橋后端電容、變壓器原邊、MOS管和Rcs四個(gè)元件組成的回路要盡可能小；芯片DRV腳、Rdrv和MOS管G極組成的驅(qū)動(dòng)回路也要盡可能短。這樣才能保證Vcs的峰值檢測(cè)盡可能準(zhǔn)確。

系統(tǒng)效率和啟動(dòng)時(shí)間的影響因素和提高手段

前文已經(jīng)提到，PT4209采用準(zhǔn)諧振開(kāi)通的方式，在低壓甚至零壓時(shí)開(kāi)通MOS管，極大降低了開(kāi)關(guān)管的開(kāi)通損耗。實(shí)際參數(shù)設(shè)計(jì)時(shí)，在保證MOS耐壓安全的前提下，可以盡量提高反射電壓Vr的值，進(jìn)一步降低高壓輸入時(shí)的開(kāi)關(guān)損耗。適當(dāng)增加RCD snubber(電壓關(guān)斷型緩沖器)電路的Vclamp值，減小Rdrv值，也能加快開(kāi)關(guān)速度，降低開(kāi)關(guān)損耗。但該法會(huì)惡化系統(tǒng)EMI性能，需要折中考慮。

另 外，由于PT4209這類芯片拓?fù)浣Y(jié)構(gòu)的固有特點(diǎn)，原邊需要進(jìn)行PFC。輸入電容較小，抑制輸入交流紋波的任務(wù)落在了輸出電容之上，加之對(duì)于輸出電壓紋波 有小于5%(一級(jí)標(biāo)準(zhǔn))的要求，輸出電容會(huì)選擇的較大。這樣要使上電后不出現(xiàn)UVLO，Vcc電容也要適當(dāng)加大，而Rst電阻因?yàn)樾蕟?wèn)題一般要選1M以 上，更加減慢了上電時(shí)間。PT4209借鑒了開(kāi)關(guān)電源中常用的加速啟動(dòng)的方法，上電后強(qiáng)制拉高Vcomp值，啟動(dòng)時(shí)原邊以O(shè)CP方式工作。然后,再通過(guò)閉 環(huán)控制將Vcomp值降到正常值。通過(guò)此方法,能夠使得系統(tǒng)在全電壓輸入范圍內(nèi),將啟動(dòng)時(shí)間控制在0.5s以內(nèi)。這樣做在一些特定的系統(tǒng)中，可能會(huì)造成 LED啟動(dòng)過(guò)流的現(xiàn)象，但由于人眼的視覺(jué)暫留，一般很難被人眼所察覺(jué)。同時(shí)，系統(tǒng)也可以通過(guò)減小Ccomp、增大Vins采樣分壓變比 、增大Cout、降低Vr或?qū)ET腳1.25V時(shí)對(duì)應(yīng)的Vout抬高等多種手段，避免過(guò)沖的發(fā)生。

系統(tǒng)測(cè)試波形和實(shí)驗(yàn)數(shù)據(jù)

系統(tǒng)測(cè)試波形和實(shí)驗(yàn)數(shù)據(jù)如圖3所示。實(shí)測(cè)LED啟動(dòng)時(shí)間小于0.5s，效率高于90%。另外，PT4209還具有PWM調(diào)光、模擬調(diào)光兩個(gè)調(diào)光功能，調(diào)光信 號(hào)從DIM腳輸入，能夠輕松做到1%以下的調(diào)光精度，整個(gè)調(diào)光過(guò)程線性度也非常好。如果用戶需要帶可控硅調(diào)光的功能，在PT4209的基礎(chǔ)上，華潤(rùn)矽威公 司又同步推出了帶可控硅調(diào)光的芯片PT4208。該芯片所需外圍元件較少，真正做到了無(wú)閃爍TRIAC調(diào)光。上述兩款芯片的詳細(xì)系統(tǒng)設(shè)計(jì)過(guò)程和測(cè)試數(shù)據(jù)可 以參考PT4209、PT4208的芯片手冊(cè)和應(yīng)用說(shuō)明。

圖3：系統(tǒng)測(cè)試波形和實(shí)驗(yàn)數(shù)據(jù)。

本文小結(jié)

本文詳細(xì)分析了帶PFC的原邊反饋準(zhǔn)諧振芯片PT4209系統(tǒng)設(shè)計(jì)中的若干難 點(diǎn)，并對(duì)于如何提高系統(tǒng)PF值、輸出電流精度及系統(tǒng)效率，做了詳細(xì)的理論分析和試驗(yàn)驗(yàn)證。從試驗(yàn)結(jié)果可以看出，采用PT4209芯片的LED驅(qū)動(dòng)系統(tǒng)具有 高功率因數(shù)(>0.95)、高恒流精度(<±3%)、高效率(>90%)和快速啟動(dòng)(<0.5s)等諸多優(yōu)點(diǎn)。該芯片是一款十分 優(yōu)秀的LED恒流驅(qū)動(dòng)芯片。