以雙極型半導體管為基本元件，集成在一塊硅片上，并具有一定的邏輯功能的電路稱為雙極型邏輯集成電路，簡稱TTL邏輯門電路。
　　下面首先討論基本的BJT反相器的開關速度不高的原因 ，再討論改進的TTL反相器和TTL邏輯門電路。

一、基本的BJT反相器的動態性能

　　BJT開關速度受到限制的原因主要是由于BJT基區內存儲電荷的影響，電荷的存入和消散需要一定的時間。
　　考慮到負載電容C_L的影響后基本反相器將成為如下圖所示的電路
。圖中C_L包含了門電路之間的接線電容以及門電路的輸入電容。

　　當反相器輸出電壓v_O由低向高過渡時 ，電路由V_CC通過R_c對C_L充電。
　　當v_O由高向低過渡時，C_L又將通過BJT放電。
　　這樣，C_L的充、放電過程均需經歷一定的時間，這必然會增加輸出電壓v_O波形的上升時間和下降時間。特別是C_L充電回路的時間常數R_cC_L較大時，v_O上升較慢，即增加了上升時間。
　　基于器件內部和負載電容的影響 ，導致基本BJT反相器的開關速度不高。
　　尋求更為實用的TTL電路結構，是下面所要討論的問題。

二、TTL反相器的基本電路

　　由前面的分析已知，帶電阻負載的BJT反相器 ，其動態性能不理想。在保持邏輯功能不變的前提下，可以另外增加若干元器以改善其動態性能 ，如減少由于BJT基區電荷存儲效應和負載電容所引起的時延。這需改變反相器輸入電路和輸出電路的結構 ，以形成TTL反相器的基本電路。下圖就是一個TTL反相器的基本電路。

該電路由三部分組成：
　　由三極管T₁組成電路的輸入級；
　　由T₃、T₄和二極管D組成輸出級；
　　由T2組成的中間級作為輸出級的驅動電路，將T₂的單端輸入信號v_I2轉換為互補的雙端輸出信號v_I3和v_I4，以驅動T₃ 和T₄。

1.TTL反相器的工作原理

　　這里主要分析TTL反相器的邏輯關系,并估算電路中有關各點的電壓，以得到簡單的定量概念。
　　（1）當輸入為高電平，如v_I＝3.6V時，電源V_CC通過R_bl和T₁的集電結向T₂、T₃提供基極電流，使T₂、T₃飽和，輸出為低電平，如 v_O＝0.2V。此時 V_B1＝V_BC1＋V_BE2＋V_BE3＝（0.7＋0.7＋0.7）V＝2.1V
　　T₁的發射結處于反向偏置 ，而集電結處于正向偏置。所以T₁處于發射結和集電結倒置使用的放大狀態。由于T₂和T₃飽和，輸出 V_C3 ＝0.2V，同時可估算出V_C2的值：V_C2＝V_CE2＋V_B3＝（0.2＋0.7）V＝0.9V
　　此時，V_B4＝V_C2＝0.9V。作用于T₄的發射結和二極管D的串聯支路的電壓為V_C2－V_o＝（0.9－0.2）V＝0.7V，顯然，T₄和D均截止，實現了反相器的邏輯關系：輸入為高電平時，輸出為低電平。
　　（2）當輸入為低電平且電壓為0.2V時，T₁的發射結導通，其基極電壓等于輸入低電壓加上發射結正向壓降，即：V_B1＝（0.2＋0.7）V＝0.9V
　　此時V_B1作用于T₁的集電結和T₂、T₃的發射結上，所以T₂、T₃都截止，輸出為高電平。
　　由于T₂截止，V_CC通過R_C2向T₄提供基極電流，致使T₄和D導通，其電流流入負載。
　　輸出電壓為v_O＝V_cc－V_BE4－V_D＝（5－0.7－0.7）V＝3.6V
　　同樣也實現了反相器的邏輯關系：輸入為低電平時，輸出為高電平。

2.采用輸入級以提高工作速度

　　當TTL反相器輸入電壓由高（3.6V)變低（0.2V）的瞬間，V_B1 ＝（0.2＋0.7）V＝0.9V。但由于T₂、T₃原來是飽和的 ，它們的基區存儲電荷還來不及消散，在此瞬間，T₂、T3的發射結仍處于正向偏置，T₁的集電極電壓為V_c1 ＝V_BE2＋V_BE3＝（0.7＋0.7）V＝1.4V。
　　此時T₁的集電結為反向偏置［集電結電壓＝V_B1－V_C1＝(1－1.4)V＝-0.4V］，因輸入為低電平（0.2V）時，T₁的發射結為正向偏置,于是T₁工作在放大區。這時產生基極電流i_B1，其射極電流流入低電平的輸入端。集電極電流的方向是從T₂的基極流向T₁的
集電極，它很快地從T₂的基區抽走多余的存儲電荷，使T₂迅速地脫離飽和而進人截止狀態。T₂的迅速截止導致T₄立刻導通，相當于T₃的負載是個很小的電阻，使T₃的集電極電流加大，多余的存儲電荷迅速從集電極消散而達到截止，從而加速了狀態轉換。

3.采用推拉式輸出級以提高開關速度和帶負載能力

　　由T₃、T₄和二極管D組成推拉式輸出級。其中T₄組成電壓跟隨器，而T₃為共射極電路，作為T₄的射極負載。這種輸出級的優點是，既能提高開關速度，又能提高帶負載能力。根據所接負載的不同，輸出級的工作情況可歸納如下：
　　（1）輸出為低電平時，T₃處于深度飽和狀態 ，反相器的輸出電阻就是T₃的飽和電阻，這時可驅動較大的電流負載。而且由于T₄截止
，所以負載電流就是T₃的集電極電流，也就是說T₃的集電極電流可以全部用來驅動負載。
　　（2）輸出為高電平時，T₃截止 ，T₄組成的電壓跟隨器的輸出電阻很小，所以輸出高電平穩定，帶負載能力也較強。
　　（3）輸出端接有負載電容C_L時 ，當輸出由低電平跳變到高電平的瞬間，T₂和T₃由飽和轉為截止，由于T₃的基極電流是經T₂放大的電流，所以T₂比T₃更早脫離飽和，于是T₂的集電極電壓v_C2比T₃的集電極電壓v_C3上升更快。同時由于電容C_L兩端的電壓不能突變，使c₂和c₃之間的電位差增加，因而使T₄在此瞬間基極電流很大，T₄集電極與發射極之間呈現低電阻 ，故電源V_CC經R_C4和T₄的飽和電阻對電容C_L迅速充電，其時間常數很小，使輸出波形上升沿陡直。而當輸出電壓由高變低后，輸出管T₃深度飽和，也呈現很低的電阻，已充電的C_L通過它很快放電，迅速達到低電平，因而使輸出電壓波形的上升沿和下降沿都很好。

三、TTL反相器的傳輸特性

　　現在來分析TTL反相器的傳輸特性。下圖為用折線近似的TTL反相器的傳輸特性曲線。由圖可見 ，傳輸特性由4條線段AB、BC、CD和DE所組成。

　　AB段：此時輸入電壓v_I很低，T₁的發射結為正向偏置。在穩態情況下，T₁飽和致使T₂和T₃截止，同時T₄導通。輸出v_o＝3.6V為高電平。
　　當v_I增加直至B點 ，T₁的發射結仍維持正向偏置并處于飽和狀態
。但v_B2＝v_c1增大導致T₂的發射結正向偏置 。當T₁仍維持在飽和狀態時，v_B2的值可表示為 v_B2＝v_I＋V_CES
　　為求得B點所對應的v_I,可以考慮v_B2剛好使T₂的發射結正向偏置并開始導電。此時v_B2應等于T₂、發射結的正向電壓V_F≈0.6V。但i_E2≈0在忽略v_Re2。的情況下，于是由上式得：

　　BC段：當v_I的值大于B點的值時，由T₁的集電極供給T₂的基極電流
，但T₁仍保持為飽和狀態 ，這就需要使T₁的發射結和集電結均為正向偏置。
　　在BC段內，T₂對v_I的增量作線性放大，其電壓增益可表示為

　　電壓增量上通過T₄的電壓跟隨作用而引至輸出端形成輸出電壓的增量，且在一定范圍內，有，所以傳輸特性BC段的斜率為 。必須注意到在BC段內，R_e2上所產生的電壓降還不足以使T₃的發射結正向偏置，T₃仍維持截止狀態。
　　當R_e2上的電壓v_Re2達到一定的值，能使T₃的發射結正偏，并有v_BE3=V_F=0.7V時，則有

　或

　　式中V_F＝0.7V，表示T₃已導通。由于,C點處的輸出電壓變為

　　根據線段BC的斜率為-1.6，對應于C點的v_I值可由下述關系求得：

　　由此得

　　CD段：當v_I的值繼續增加并超越C點，使T₃飽和導通,輸出電壓迅速下降至v₀≈0.2V。D點處的v_I(D)值,可以根據T₂、T₃兩發射結電壓V_F≈0.7V來估算。因此有

　　DE段：當v_I的值從D點再繼續增加時，T₁將進人倒置放大狀態,保持v_O＝0.2V。至此，得到了TTL反相器的ABCDE折線型傳輸特性。

四、TTL與非門電路

　　基本TTL反相器不難改變成為多輸入端的與非門 。它的主要特點是在電路的輸入端采用了多發射極的BJT ，如下圖所示。器件中的每一個發射極能各自獨立地形成正向偏置的發射結 ，并可促使BJT進人放大或飽和區。兩個或多個發射極可以并聯地構成一大面積的組合發射極。

　　下圖是采用多發射極BJT用作３輸入端TTL與非門的輸入器件的一個實例。當任一輸入端為低電平時，T₁的發射結將正向偏置而導通，T₂將截止。結果將導致輸出為高電平。只有當全部輸入端為高電平時
，T₁將轉入倒置放大狀態，T₂和T₃均飽和，輸出為低電平。

五、TTL與非門的技術參數

1.傳輸特性

　　各種類型的TTL門電路，其傳輸特性大同小異，正如前面已經討論過的，這里不再討論。

2.輸入和輸出的高、低電壓

3.噪聲容限

　　噪聲容限表示門電路的抗干擾能力。
　　二值數字邏輯電路的優點在于它的輸入信號允許一定的容差。
　　高電平噪聲容限：V_NH＝V_OH－V_IH＝2.4V－2V＝0.4V
　　低電平噪聲容限：V_NL＝V_IL－V_OL＝0.8V－0.4V＝0.4V

4.扇入與扇出數

　　扇出數--門電路所能帶負載個數，與非門輸出端最多能接幾個同類的與非門。
　　扇出數No取決于負載類型
　　　　　　灌電流負載：負載電流從外電路流入與非門
　　　　　　拉電流負載：負載電流從與非門流向外電路
①灌電流工作情況
　　下圖表示TTL與非門的灌電流負載的情況。圖中左邊為驅動門,右邊為負載門，當驅動門的輸出端為邏輯0（低電壓V_OL）時，負載門由電源V_CC通過R_b1、T₁的發射結和輸入端有電流I_IL灌人驅動門T₃的集電極，這就是灌電流負載的由來。不難理解，當負載門的個數增加時，總的灌電流I_IL將增加，同時也將引起輸出低電壓V_OL的升高。前已述
及TTL門電路的標準輸出低電壓V_OL＝0.4V，這就限制了負載門的個數
。在輸出為低電平的情況下，所能驅動的同類門的個數由下式決定：

②拉電流工作情況
　　當驅動門的輸出為高電平時 ，將有電流I_IH。從驅動門拉出而流至負載門。當負載門的個數增多時，必將引起輸出高電壓的降低，但不得低于標準高電壓的低限值V_IH=2V。這樣，輸出為高電平時的扇出數可表示如下：

　　通常基本的TTL門電路，其扇出數約為10 ，而性能更好的門電路的扇出數最高可達30～50。
　　一般TTL器件的數據手冊中，并不給出出數 ，而須用計算或用實驗的方法求得，并注意在設計時留有余地，以保證數字電路或系統能正常地運行
　　通常，輸出低電平電流I_OL大于輸出高電平電流I_OH，N_OL不等于N_OH
，因而在實際工程設計中，常取二者中的最小值。

例：試計算基本的TTL與非門7410帶同類門時的扇出數。

解：
　　（1）從TTL數據手冊可查到7410的參數如下：

I_OL＝16mA，I_IL＝-1.6mA
I_OH＝16mA，I_IH＝-1.6mA

　　數據前的負號表示電流的流向，對于灌電流取負號，計算時只取絕對值。
　　（2）根據式（2.4.14）可計算低電平輸出時的扇出數

　　（3）根據式（2.4.I5）可計算高電平輸出時的扇出數

　　可見這時N_OL＝N_OH。如前所述，若N_OL＝N_OH。則取較小的作為電路的扇出數。
　　扇入數N_I取決于TTL門電路的輸入端個數。

5.傳輸延遲時間

　　這是一個表征門電路開關速度的參數，意味著門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長時間。
　　假設在門電路的輸入端加入一脈沖波形、其幅度為0～V_CC(單位為V)。相應的的輸出波形如下圖所示。通常門電路輸出由低電平轉換高電平或者由高電平轉換到低電平所經歷的時間分別用t_PLH和t_PHL表示，有時也采用平均傳輸延遲時間這一參數，即t_Pd＝(t_PLH＋t_PHL)／2。

6.功耗

　　功耗是門電路重要參數之一。
　　功耗有靜態和動態之分。
　　所謂靜態功耗指的是當電路沒有狀態轉換時的功耗，即與非門空載時電源總電流I_CC與電源電壓V_CC的乘積。
　　當輸出為低電平時的功耗稱為空載導通功耗P_ON；
　　當輸出為高電平時的功耗稱為截止功耗P_OFF；
　　P_ON總比P_OFF大。
　　至于動態功耗，只發生在狀態轉換的瞬間，或者電路中有電容性負載時，例如TTL門電路約有5PF的輸入電容，由于電容的充、放電過程，將增加電路的損耗。
　　對于TTL門電路來說，靜態功耗是主要的。

7.延時一功耗積

　　理想的數字電路或系統，要求它既具有高速度，同時功耗又低。在工程實踐中，要實現這種理想情況是較難的。高速數字電路往往需要付出較大的功耗為代價。一種綜合性的指標叫做延時一功耗積，用符號DP表示，單位為焦耳，即DP＝t_PdP_D。
　　式中t_pd＝(t_PLH＋t_HL)／2，P_D為門電路的功耗，一個邏輯門器件的DP的值愈小，表明它的特性愈接于理想情況。

8. TTL集成門電路的封裝

(a)

(b)

　　圖(a)為14腳TTL集成門電路的封裝圖，圖(b)為其內部結構圖。

六、TTL或非門、集電極開路門和三態門電路

1.TTL或非門

　　下圖為TTL或非門的邏輯電路及其代表符號。

　　由圖可見 ，或非邏輯功能是對TTL與非門的結構改進而來，即用兩個 三極管T_2A和T_2B代替T₂。
　　若兩輸入端為低電平，則T_2A和T_2B均將截止 ，i_B3＝0，輸出為高電平。
　　若A、B兩輸入端中有一個為高電平 ，則T_2A或T_2B將飽和 ，導致i_B3＞0，i_B3便使T₃飽和 ，輸出為低電平。這就實現了或非功能。即。

2.集電極開路門

　　在工程實踐中將兩個門的輸出端并聯以實現與邏輯的功能稱為線與。
　　考察下圖所示的情況。當將圖中所示的兩個邏輯門的輸出連接在一起，并且當第一個門的輸出為高電平（第一個門的T₄導通），第二個門的輸出為低電平（第二個門的T₃導通）時，正如圖中紅線所示將出現一個大電流通道，很可能導致晶體管的損壞。

　　為了避免線與時的產生大電流，可以采用集電極開路門（簡稱OC門）來解決 。所謂集電極開路是指從TTL與非門電路的推挽式輸出級中刪去電壓跟隨器，如下圖所示：

　　對于一個兩輸入端的OC門，其在電路中的符號可用下圖來表示：

　　為了實現線與的邏輯功能，可將多個門電路輸出管T₃的集電極至電源V_CC之間，加一公共的上拉電阻R_P，如下圖所示。為了簡明起見，圖中以兩個OC門并聯為例，其中圖標“”表示集電極開路之意。

　　上拉電阻R_p的值可以這樣來計算，主要考慮OC門必須驅動一定的拉電流或灌電流負載。有關這兩類負載的概念前已討論，這里仍然適用 ，所不同的是驅動門是由多個TTL門的輸出端直接并聯而成。當OC門中的一個TTL門的輸出為低電平 ，其他為高電平時，灌電流將由一個輸出BJT（如T₁或T₂）承擔 ，這是一種極限情況，此時上拉電阻R_P具有限制電流的作用。為保證I_OL不超過額定值I_OL(max)，必須合理選用R_P的值。例如V_CC＝5V，R_P＝1kΩ，則I_OL＝5mA。
　　另一方面，由于門電路的輸出、輸入電容和接線電容的存在，R_P的大小必將影響OC門的開關速度。R_P的值愈大，負載電容的充電時間常數亦愈大，因而開關速度愈慢。R_P的最小值R_P(min)可按下式來確定
：

R_P的最大值R_P(max)可按下式來確定：

　　實際上，R_P的值選在R_P(min)和R_P(max)之間，并且選用靠近R_P(min)的標準值。

　　例：設TTL與非門74LS01(OC)驅動8個74LS04（反相器），試確定一合適大小的上拉電阻R_P，設V_CC=5V。

　　由以上計算可知R_p的值可在985Ω至18.75kΩ之間選擇 。為使電路有較快的開關速度，可選用一標準值為１kΩ的電阻器為宜。
　　集電極開路門除了可以實現多門的線與邏輯關系外，還可用于直接驅動較大電流的負載。

3.三態與非門（TSL）

　　利用OC門雖然可以實現線與的功能，但外接電阻R_p的選擇要受到一定的限制而不能取得太小，因此影響了工作速度。同時它省去了有源負載，使得帶負載能力下降。為保持推拉式輸出級的優點，還能作線與聯接，人們又開發了一種三態與非門，它的輸出除了具有一般與非門的兩種狀態，即輸出電阻較小的高、低電平狀態外，還具有高輸出電阻的第三狀態，稱為高阻態，又稱為禁止態。

　　一個簡單的TSL門的電路如上圖所示。其中CS為片選信號輸入端，A、B為數據輸入端。
　　當CS=1時，TSL門電路中的T₅處于倒置放大狀態 ，T₆飽和，T₇截止，即其集電極相當于開路。此時輸出狀態將完全取決于數據輸入端A、B的狀態，電路輸出與輸入的邏輯關系與一般與非門相同。這種狀態稱為TSL的工作狀態。
　　當CS=0時T₇導通，使T₄的基極鉗制于低電平。同時由于低電平的信號送到T₁的輸入端，迫使T₂和T₃截止 。這樣T₃和T₄均截止，門的輸出端L出現開路，既不是低電平，又不是高電平 ，這就是第三工作狀態。這樣，當CS為高電平時，TSL門的輸出信號送到總線 ，而當CS為低電平時，門的輸出與數據總線斷開，此時數據總線的狀態由其他門電路的輸出所決定。

七、改進型TTL門電路——抗飽和TTL電路

　　抗飽和TTL電路是目前傳輸速度較高的一類TTL電路。這種電路由于采用肖特基勢壘二極管SBD鉗位方法來達到抗飽和的效果 ，一般稱為SBDTTL電路（簡稱STTL電路），其傳輸速度遠比基本TTL電路為高。

肖特基勢壘二極管的工作特點如下：
　　（1）它和PN結一樣，同樣具有單向導電性，這種鋁-硅勢壘二極管導通電流的方向是從鋁到硅。
　　（2）AL－SiSBD的導通閾值電壓較低，約為0.4～0.5V ，比普通硅PN結約低0.2V。
　　（3）勢壘二極管的導電機構是多數載流子 ，因而電荷存儲效應很小。
　　根據前面的學習，我們已經知道，BJT工作在飽和時 ，發射結和集電結都處在正向偏置，集電結正向偏置電壓越大，則表明飽和程度越深。
　　為了限制BJT的飽和深度，在BJT的基極和集電極并聯上一個導通閾值電壓較低的肖特基二極管，如下圖所示。

　　當沒有SBD時，隨著基級電壓的升高，電流沿著藍線方向流動。由于SBD的作用，當基級電壓大于0.4V時， SBD首先電導通，電流沿著紅線方向流動（如下圖所示），從而使T的基極電流不會過大（而且使T的集電結正向偏壓將被鉗制在0.4V左右），因此SBD起到抵抗過飽和的作用，因而又將這種電路稱為抗飽和電路，使電路的開關時間大為縮短。

　　下圖為肖特基TTL（STTL）與非門的典型電路。與基本TTL與非門電路相比，作了若干改進。在基本的TTL電路中 ，T₁、T₂和T₃工作在深度飽和區，管內電荷存儲效應對電路的開關速度影響很大。現在除T₄外，其余的BJT均采用SBD鉗位，以達到明顯的抗飽和效果。其次，基本電路中的所有電阻值這里幾乎都減半。這兩項改進導致門電路的開關時間大為縮短。由于電阻值的減小也必然會引起門電路功耗的增加。

STTL門電路還有以下三點對基本TTL電路的性能作了改進：
　　（1）二極管D被由T₄和T₅所組成的復合管所代替，當輸出由低電平向高電平過渡時，由于復合管電路的電流增益很大，輸出電阻很小
，從而減小了電路對負載電容的充電時間。
　　（2）電路輸入端所加的SBD—D_A和D_B，用來減小由門電路之間的連線而引起的雜散信號。
　　（3）基本電路中的R_e2（1kΩ）改為由T₆與R_c6 、R_b6的組合電路所代替。這個組合電路是有源非線性電阻。當其兩端的電壓（發射極e2對地）較低時，呈現很大的電阻，而當其兩端的電壓達到0.7V左右時，則呈現很小的電阻。這樣，當與非門的全部輸入端由低電平轉向高電平時，有源電阻開始不導通使T₃很快達到飽和；反之，當電路的全部輸入端（或其中之一）由高電平轉向低電平時，T₂和T₃將截止，由于T₃飽和時，V_BE=0.7V，在轉換開始的瞬間，有源電阻的阻值很小
T₃基區存儲的電荷通過此低阻回路很快消散。由于這個緣故，有源非線性電路稱為有源下拉電路 ，它與有源上拉電路是對應的 。意即將 V_BE3從0.7 V很快拉到０V，從而使輸出電壓很快升高，即提高了開關速度。

　　基于上述特點,STTL與非門具有較為理想的傳輸特性。與基本TTL反相器的傳輸特性相比，Ｃ點不再存在了，由Ｂ點直接下降到Ｄ點，即傳輸特性變化非常陡峭，見下圖。

　　除典型的肖特基型（STTL）外，尚有低功耗肖特基型（LSTTL）、先進的肖特基型（ASTTL），先進的低功耗型（ALSTTL）等，它們的技術參數各有特點，是在TTL工藝的發展過程中逐步形成的。

TTL門電路的各種系列的性能比較