所謂總線（Bus），是指計算機設備和設備之間傳輸信息的公共數據通道?？偩€是連接計算機硬件系統內多種設備的通信線路，它的一個重要特征是由總線上的所有設備共享，可以將計算機系統內的多種設備連接到總線上。如果是某兩個設備或設備之間專用的信號連線，就不能稱之為總線。系統總線架構圖如下所示：

　　LPC總線

　　LPC（Low Pin Count）是基于 Intel 標準的33 MHz 4 bit 并行總線協議（但目前NB系統中LPC的時鐘頻率為24MHz，可能是由于CPU平臺的不斷發展導致的，后面會具體分析），用于代替以前的 ISA 總線協議，但兩者性能相似，都用于連接南橋和Super I/O芯片、FLASH BIOS、EC等設備（由于目前EC芯片中整合了Super I/O功能，所以我們在NB系統中看不到LPC總線上掛有Super I/O芯片了）。

　　INTEL當初為了取代低速落后的X-BUS而推出的總線標準。一般用于主板南橋芯片通信。

　　1997年9月29日Intel于公布的一個取代傳統ISA BUS的一種新接口規范，并且以免費開放授權的方式，供業界采用。以往為了連接ISA擴充槽、適配器、ROM BIOS芯片、Super I/O等接口，南橋芯片必須保留一個ISA BUS，并且連通Super I/O芯片，以控制傳統的外圍設備。

　　傳統ISA BUS速率大約在7.159~8.33MHz，提供的理論尖峰傳輸值為16MB/s，但是ISA BUS與傳統的PCI BUS的電氣特性、信號定義方式迥異，使得南橋芯片、Super I/O芯片浪費很多針腳來做處理，主板的線路設計也顯得復雜。為此，Intel定義了LPC接口，將以往ISA BUS的地址/數據分離譯碼，改成類似PCI的地址/數據信號線共享的譯碼方式，信號線數量大幅降低，工作速率由PCI總線速率同步驅動（時鐘同為33MHz），雖然改良過的LPC接口一樣維持最大傳輸值16MB/s，但信號管腳卻大幅減少了25~30個，以LPC接口設計的Super I/O芯片、Flash芯片都能享有腳位數減少、體積微縮的好處，主板的設計也可以簡化，這也是取名LPC——Low Pin Count的原因。

　　LPC總線的接口管腳

　　LPC總線由7個必選信號和6個可選信號組成，具體如下表所示：

　　MB板上的JDEBUG connector有12pin，沒有連接LRESET#信號，只連接了其余的6個必選信號，為主板診斷提供接口，其中CLK_DEBUG由PCH提供，24MHZ：

　　EC與PCH連接的LPC總線中除了包含7個必選信號，還包含SEEIRQ和CLKRUN#信號。這里需要注意的是JDEBUG的CLK信號與連接EC和PCH的LPC總線中CLK信號并非同一個信號。PCH提供了2個輸出24MHz時鐘的管腳，但每個時鐘只能驅動一個LPC設備，故EC和JDEBUG各連接一個。

　　LPC總線的測量（邏輯分析儀）

　　用邏輯分析儀TLA5202測得LPC總線中LCLK、LFRAME#、LAD［3:0］信號，下面為測量的幾組數據波形：

　　下面是測的是兩個cycle的總體波形圖，由于我在測試時外接的測試線過長，在cycle結束后的末期引入了串擾，圖中的黃色框圖中便為串擾信號波形，理想狀態應該是LAD［3：0］統一保持高邏輯，后面再統一變為低邏輯。這里我們可以看到時鐘信號LCLK并不是一直輸出的，只有當cycle開始時，PCH才會輸出LCLK信號，cycle結束后，若一段時間內不再有cycle傳輸，LCLK便不再輸出。

　　下圖測試的是一組I/O read cycle，host要讀取IO地址為0064H的數據，外設接管總線后，經過11個時鐘周期的長等待SYNC狀態（0110）后，變為ready狀態（sync為0000），然后外設將數據1CH發送給host，驅動TAR狀態（FF），將總線控制權交還給host，這個cycle結束。

　　LPC總線的通信協議

　　LPC總線支持多種事務類型的操作，例如IO讀寫、內存讀寫、DMA讀寫、Firmware memory讀寫等。一個cycle通常一下流程： ? 總線host拉低LFRAME#信號，指示cycle開始，同時將相關信息輸出到LAD［3:0］上

　　? 主機Host根據Cycle類型驅動相應的信息到LAD［3：0］上，比如當前操作的

　　事務類型、數據傳輸方向及size大小、訪問地址等。

　　? host根據Cycle類型的不同選擇進行驅動數據或者是移交總線控制權。 ? 外設獲取總線控制權后，將相應的數據驅動到LAD［3：0］上。表示該Cycle

　　完成。 ? 外設釋放總線控制權。至此該Cycle結束。

　　一個典型cycle通常由Start、Cyctype+Dir、ADDR、Size（DMA only）、Channel（DMA only）、TAR、Sync、DATA狀態組成，下圖是一個典型的cycle示例流程，該cycle類似于IO讀或內存讀操作中的cycle，DATA字段由外設驅動發送給host.