138譯碼器的工作原理

　　1、輸出低電平信號

　　當一個選通端（E1）為高電平，另二個選通端（（/E2））和（/E3））為低電平時，可將地址端（A0、A1、A2）的二進制編碼在Y0至Y7對應的輸出端以低電平譯出。輸出為Y0至Y7的非，比如：A2A1A0=110時，則Y6輸出端輸出低電平信號。

　　2、級聯24線與32線譯碼器

　　利用E1、E2和E3可級聯擴展成24線譯碼器，如果外接一個反相器，則可以級聯擴展成32線譯碼器。

　　3、做數據分配器

　　將選通端中的一個作為數據輸入端時，74LS138可以作為數據分配器使用。

　　4、擴展內存

　　138譯碼器用在8086的譯碼電路中，可以用來擴展內存。

　　138譯碼器的作用

　　74HC138是一款高速CMOS器件，74HC138引腳兼容低功耗肖特基TTL（LSTTL）系列。

　　74HC138譯碼器可接受3位二進制加權地址輸入（A0，A1和A2），并當使能時，提供8個互斥的低有效輸出（Y0至Y7）。

　　74HC138特有3個使能輸入端：兩個低有效（E1和E2）和一個高有效（E3）。除非E1和E2置低且E3置高，否則74HC138將保持所有輸出為高。

　　利用這種復合使能特性，只需要4片74HC138芯片和1個反相器，就可以實現并行擴展，組合成為一個1-32（5線到32線）譯碼器。

　　任選一個低有效使能輸入端作為數據輸入，把其余的使能輸入端作為選通端，則74HC138就可以充當一個8輸出多路分配器，未使用的使能輸入端必須保持綁定在各自合適的高有效或低有效狀態。

　　74HC138與74HC238邏輯功能一致，只不過74HC138為反相輸出。

　　CD74HC138，CD74HC238和CD74HCT138，CD74HCT238是高速硅柵CMOS解碼器，適合內存地址解碼或數據路由應用。

　　74HC138作用原理于高性能的存貯譯碼或要求傳輸延遲時間短的數據傳輸系統，在高性能存貯器系統中，這種譯碼器有助于提高譯碼系統的效率。

　　將快速賦能電路用于高速存貯器時，譯碼器的延遲時間和存貯器的賦能時間通常小于存貯器的典型存取時間，即由肖特基鉗位的系統譯碼器所引起的有效系統延遲可以忽略不計。

　　HC138按照三位二進制輸入碼和賦能輸入條件，從8個輸出端中譯出一個低電平輸出。

　　兩個低電平有效的賦能輸入端和一個高電平有效的賦能輸入端，減少了擴展所需要的外接門或倒相器，擴展成24線譯碼器不需外接門;擴展成32線譯碼器，只需要接一個外接倒相器。

　　在解調器應用中，賦能輸入端可用作數據輸入端。