筆者在設計一項目時采用LPC2458。此CPU為ARM7內核，帶512K字節的片內FLASH，98k字節的片內RAM，支持片外LOCAL BUS總線，可從片外NOR FLASH啟動CPU.由于代碼量較大，程序放在片外的NOR FLASH中。且存在片外NOR FLASH在運行程序時，需對片外的NOR FLASH擦寫的需求。
?

圖1存儲部分原理框圖

在設計中，片外NOR FLASH的大小為16M字節。其中2M規劃為存放運行程序，剩余的空間用于產品運行日志，告警燈存儲空間。因此存在著在程序運行時對片外NOR FLASH擦寫的需求。如果程序正在正常運行的片外FLASH中去擦寫FLASH，會存在總線沖突的問題，無法實現此功能。我們采用ARM7內核的SWI軟中斷功能來實現。

ARM軟中斷原理（SWI）

軟中斷（SWI）目前沒有找到任何官方的正式定義。筆者嘗試與硬中斷對比定義如下：

1.軟中斷發生的時間是由程序控制的，而硬中斷發生的時間是隨機的。

2.軟中斷是由程序調用發生的，而硬中斷是由外設引發的。

3.硬中斷處理程序要確保它能快速完成它的任務，這樣程序執行時才不會等待較長的時間。

在C程序中調用軟件中斷需要用到編譯器的擴展功能，使用關鍵字“_SWI”來聲明中斷函數。注意軟中斷號碼同時在函數定義時指定。

_swi（0x24） void my_swi（void）；

這樣當調用函數my_swi的時候，就會用“SWI 0X24”來代替普通的函數調用“BL my_swi”。

可以發現軟件中斷同樣存在著中斷分支的問題，即需要根據中斷號碼來決定調用不同的處理程序。軟中斷號碼只存在于SWI指令碼當中，因此需要在中斷處理程序中讀取觸發中斷的指令代碼，然后提取中斷號信息，再進行進一步處理。下面是軟中斷指令的編碼格式：

ARM狀態下的SWI指令編碼格式，32位長度，其中24位是中斷編號。

Thumb狀態下的SWI指令編碼格式，16位長度，其中低8位是中斷編號。

為了在中斷處理程序里面得到SWI指令的地址，可以利用LR寄存器。每當響應一次SWI的時候，處理器都會自動保存并調整LR寄存器，使里面的內容指向SWI下一條指令的地址，所以把LR里面的地址內容上溯一條指令就是所需的間隔不一樣，如果進入SWI執行前是在ARM狀態下，需要通過LR-4來獲得SWI指令地址，如果是在Thumb狀態下進入，則只有LR-2就可以了。

下面是一段提取SWI中斷號碼的例程：

MRS R0，SPSR；檢查進入SWI響應前的狀態

TST R0，#T_bit；是ARM還是Thumb？#T_bit=0x20

LDRNEH R0，［LR， #-2］；是Thumb，讀回SWI指令碼

BICNE R0， R0， #0xff00；提取低8位

LDREQ R0， ［LR， #-4］；是ARM，讀回SWI指令碼

BICEQ R0， #ff000000；提取低24位；

寄存器R0中的內容是正確的軟中斷編號了。