前一段時(shí)間需要自己制作一片ESP32單板，成本和封裝考慮，計(jì)劃選擇CH340E作為USB轉(zhuǎn)串口芯片，ESP8266/ESP32的單板一般都有自動(dòng)下載電路，用戶無需按鈕即可令單板自動(dòng)進(jìn)入下載模式實(shí)現(xiàn)固件燒錄，然而自動(dòng)下載電路需要串口芯片支持DTR和RTS，CH340E卻只有RTS信號(hào)，沒有DTR信號(hào)，于是研究學(xué)習(xí)了一下自動(dòng)下載電路的原理，準(zhǔn)備用一些奇淫技巧解決CH340E的自動(dòng)下載問題。

遺憾的是， 目前的中文互聯(lián)網(wǎng)上，關(guān)于ESP8266/ESP32自動(dòng)下載原理，所有能搜索到的解釋大部分都是錯(cuò)誤的，差之毫厘，謬以千里，如果隨意的假設(shè)，自以為是，最終得出的只能是一廂情愿的結(jié)論。

下載模式

ESP8266/ESP32進(jìn)入下載模式[1]的條件很簡(jiǎn)單：

EN（也稱為RST）上升沿時(shí)候GPIO0保持為低電平，如下圖所示：

分析1

下載電路如下所示，其結(jié)構(gòu)與RS觸發(fā)器比較類似，注意EN和IO0信號(hào)均連接在三極管集電極，通過控制三極管只能拉低此信號(hào)，若三極管截止，則此信號(hào)的狀態(tài)由其他電路決定（一般來說，此類信號(hào)會(huì)默認(rèn)接電阻上拉到VCC）

邏輯關(guān)系如下:

DTR?=?0;?RTS?=?0,?此時(shí)Q1截止，Q2截止，EN?=?1;?IO0?=?1
DTR?=?0;?RTS?=?1，此時(shí)Q1截止，Q2導(dǎo)通,?EN?=?1;?IO0?=?0
DTR?=?1;?RTS?=?0,?此時(shí)Q1導(dǎo)通，Q2截止,?EN?=?0;?IO0?=?1
DTR?=?1;?RTS?=?1,?此時(shí)Q1截止，Q2截止,?EN?=?1;?IO0?=?1

真值表:

簡(jiǎn)單總結(jié)：當(dāng)DTR和RTS同時(shí)為0或者同時(shí)為1時(shí)，三極管Q1和Q2均為截止?fàn)顟B(tài)，此時(shí)EN和IO0的狀態(tài)由其他電路決定（內(nèi)部/外部上拉電阻）。

當(dāng)不同時(shí)為0或者1時(shí)：

EN??=?RTS
IO0?=?DTR

注意這種邏輯下 EN和IO0是不可能同時(shí)為0的，然而進(jìn)入下載模式則需要如下的序列:

1.??IO?=?0;?EN?=?0
2.??IO?=?0;?EN?0?->?1

從邏輯表上看是根本無法正常進(jìn)入下載模式的，此為疑惑1

分析2

再來繼續(xù)分析一下esptool.py[2]里下載相關(guān)的代碼

?#?issue?reset-to-bootloader:
????????#?RTS?=?either?CH_PD/EN?or?nRESET?(both?active?low?=?chip?in?reset
????????#?DTR?=?GPIO0?(active?low?=?boot?to?flasher)
????????#
????????#?DTR?&?RTS?are?active?low?signals,
????????#?ie?True?=?pin?@?0V,?False?=?pin?@?VCC.
????????if?mode?!=?'no_reset':
????????????self._setDTR(False)??#?IO0=HIGH
????????1)??self._setRTS(True)???#?EN=LOW,?chip?in?reset
????????????time.sleep(0.1)
????????2)??self._setDTR(True)???#?IO0=LOW
????????3)??self._setRTS(False)??#?EN=HIGH,?chip?out?of?reset
????????????time.sleep(0.05)
????????4)??self._setDTR(False)??#?IO0=HIGH,?done

注意True是低電平，F(xiàn)alse為高電平，另外代碼中的setDTR()和setRTS()兩條語(yǔ)句之間雖然看上去緊挨著沒有延時(shí)，然而由于這里是高級(jí)語(yǔ)言python，兩條語(yǔ)句之間的延時(shí)并不能忽略，因此分析的時(shí)候必須依次的進(jìn)行狀態(tài)分析，以下分為四個(gè)階段依次分析:

設(shè)置DTR = 1; RTS = 0, 此時(shí)Q1導(dǎo)通，Q2截止, EN = 0; IO0 = 1

設(shè)置DTR = 0; RTS = 0, 此時(shí)Q1截止，Q2截止, EN = 1; IO0 = 1

設(shè)置DTR = 0; RTS = 1, 此時(shí)Q1截止，Q2導(dǎo)通, EN = 1; IO0 = 0

設(shè)置DTR = 1; RTS = 1, 此時(shí)Q1截止，Q2截止, EN = 1; IO0 = 1

如果按照上面的代碼分析來做結(jié)論，不論如何系統(tǒng)也是不可能進(jìn)入下載模式的：EN和IO0首先不可能同時(shí)為0，EN由0->1的上升沿IO0也并不為0，再次確認(rèn)之前的疑惑，那么系統(tǒng)究竟是如何進(jìn)入下載模式的呢？

答案

問題的答案實(shí)際在另外一部分電路，原理其實(shí)非常簡(jiǎn)單：EN信號(hào)連接在一個(gè)電容充放電電路上

CHIP_PU即EN，代碼中2-3階段之后會(huì)延時(shí)一段時(shí)間，而EN由于電容充電，電平并不會(huì)立馬變?yōu)楦唠娖剑蔷徛仙匀缟?a target="_blank">參數(shù)為例計(jì)算，同時(shí)參考芯片電氣參數(shù)特性

高電平為0.75VDD，則達(dá)到高電平按照如下公式計(jì)算：

解得t = 14ms，即EN經(jīng)過14ms上升到電平1，在實(shí)際代碼中延時(shí)了50ms的等待時(shí)間，以確保延時(shí)后EN處于電平1的狀態(tài)。

另外需要提的是，階段1需要等待一段時(shí)間，讓電容放電，保證EN電平下降到電平0，才能保證系統(tǒng)正常復(fù)位，在代碼中預(yù)留了100ms的等待時(shí)間，同樣可以通過電容放電公式計(jì)算出放電到電平0需要的時(shí)間，感興趣的朋友可以自行根據(jù)公式計(jì)算確認(rèn)。

編輯：黃飛

?