【摘　要】　利用現(xiàn)場可編程邏輯器件產(chǎn)生VGA時(shí)序信號和彩條圖像信號，并將其作為信號源，應(yīng)用于彩色等離子顯示器的電路開發(fā)，方便彩色等離子顯示器驅(qū)動(dòng)控制電路的調(diào)試。
??? 關(guān)鍵詞：視頻圖形陣列，等離子顯示，現(xiàn)場可編程邏輯器件，狀態(tài)機(jī)

1　引　言
　　彩色等離子體顯示器（Plasma Display Panel，簡稱PDP）是利用氣體放電產(chǎn)生真空紫外線激發(fā)熒光粉進(jìn)行發(fā)光顯示的一種平板顯示器件，它具有重量輕、厚度小、視角大、響應(yīng)快、圖像無畸變、不受磁場影響等許多優(yōu)點(diǎn)。自從1964年美國Illinois大學(xué)教授Bitze和Slottow發(fā)現(xiàn)了放電氣體的記憶效應(yīng)，1966年Bitzer教授利用交流氣體放電現(xiàn)象發(fā)明等離子顯示屏以來，等離子顯示技術(shù)已獲得了很大的發(fā)展，等離子顯示器成為人們期望用以實(shí)現(xiàn)大屏幕顯示的新型顯示器件之一。特別是1992年日本富士通公司開始21英寸AC型彩色PDP的批量生產(chǎn)并投放市場以來，等離子顯示技術(shù)更是獲得了長足的發(fā)展，42英寸級和60英寸級的大尺寸、全彩色的顯示屏也已經(jīng)投放市場。目前，PDP業(yè)界正集中精力于提高圖像質(zhì)量、降低功耗、降低成本的研究過程中。
2　PDP顯示信號的數(shù)據(jù)流程
　　PDP是一種矩陣式平面顯示器件，它的輸入圖像必須是數(shù)字式的，如果輸入的圖像信號是模擬視頻信號，必須先進(jìn)行模／數(shù)轉(zhuǎn)換，才可以在PDP上進(jìn)行顯示。模擬圖像的轉(zhuǎn)換如圖1所示。A／D轉(zhuǎn)換電路將輸入的計(jì)算機(jī)顯示信號、電視信號等進(jìn)行數(shù)字化后，得到8bit的紅、綠、藍(lán)三色信號，以及行、場同步信號、時(shí)鐘信號和復(fù)合消隱信號等，再送到彩色PDP的存儲(chǔ)控制電路進(jìn)行處理，最后送到顯示屏進(jìn)行顯示。

3　VGA信號時(shí)序
　　圖2所示是計(jì)算機(jī)VGA（640×480，60Hz）圖像格式的信號時(shí)序圖，其點(diǎn)時(shí)鐘DCLK為25．175MHz，場頻為59．94Hz。圖中，Vsync為場同步信號，場周期Tvsync為16．683ms，每場有525行，其中480行為有效顯示行，45行為場消隱期。場同步信號Vs每場有一個(gè)脈沖，該脈沖的低電平寬度twv為63μs（2行）。場消隱期包括場同步時(shí)間twv、場消隱前肩tHV（13行）、場消隱后肩tVH（30行），共45行。行周期THSYNC為31．78μs，每顯示行包括800點(diǎn)，其中640點(diǎn)為有效顯示　　　圖2區(qū)，160點(diǎn)為行消隱期（非顯示區(qū)）。
行同步信號Hs每行有一個(gè)脈沖，該脈沖的低電平寬度tWH為3．81μs（即96個(gè)DCLK）；行消隱期包括行同步時(shí)間tWH，行消隱前肩tHC（19個(gè)DCLK）和行消隱后肩tCH（45個(gè)DCLK），共160個(gè)點(diǎn)時(shí)鐘。復(fù)合消隱信號是行消隱信號和場消隱信號的邏輯與，在有效顯示期復(fù)合消隱信號為高電平，在非顯示區(qū)域它是低電平〔1〕。

4　VGA時(shí)序信號及彩條信號的產(chǎn)生
　　在設(shè)計(jì)彩色PDP的存儲(chǔ)和控制電路時(shí)，使用了Altera公司的FPGA來對圖像進(jìn)行存儲(chǔ)和整理，并產(chǎn)生驅(qū)動(dòng)電路需要的各種控制波形。為了方便調(diào)試電路，開始調(diào)試時(shí)，不是使用接口電路板，而是使用FPGA中的剩余邏輯來產(chǎn)生VGA、SVGA等格式的時(shí)序信號和彩條信號，所產(chǎn)生的信號穩(wěn)定可靠。同時(shí)，還可以通過彩條模式選擇按鍵的控制來改變彩條模式，產(chǎn)生豎彩條、橫彩條、棋盤格等各種彩條模式，極大地方便了電路調(diào)試。下面僅以VGA格式為例作簡單的介紹。
4．1　VGA時(shí)序信號產(chǎn)生模塊
　　VGA時(shí)序信號產(chǎn)生模塊包括行點(diǎn)數(shù)計(jì)數(shù)器h　cnt、場行數(shù)計(jì)數(shù)器v　cnt、行同步產(chǎn)生狀態(tài)機(jī)h　state和場同步產(chǎn)生狀態(tài)機(jī)v? state等。其中，行點(diǎn)數(shù)計(jì)數(shù)器是800進(jìn)制計(jì)數(shù)器，場行數(shù)計(jì)數(shù)器是525進(jìn)制計(jì)數(shù)器。行同步狀態(tài)機(jī)h　state有h　video、h__video、h__front、h__sync、H__back四種狀態(tài)，它根據(jù)行點(diǎn)數(shù)計(jì)數(shù)器的計(jì)數(shù)值來進(jìn)行狀態(tài)轉(zhuǎn)換；場同步狀態(tài)機(jī)v__state有v__video,v__Front,v__sync,v__Back四種狀態(tài)，它根據(jù)場行數(shù)計(jì)數(shù)器的計(jì)數(shù)值來進(jìn)行狀態(tài)翻轉(zhuǎn)。這兩個(gè)狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移圖分別如圖3和圖4所示。
　　當(dāng)行狀態(tài)機(jī)h　state復(fù)位時(shí)，即進(jìn)入h　video狀態(tài)，它對應(yīng)每行的有效顯示區(qū)域。行計(jì)數(shù)器h　cnt對25MHz的點(diǎn)時(shí)鐘進(jìn)行計(jì)數(shù)，當(dāng)行計(jì)數(shù)器h　cnt的計(jì)數(shù)值到達(dá)639時(shí)，行同步狀態(tài)機(jī)即進(jìn)入行消隱前肩h__front狀態(tài);當(dāng)h__cnt的計(jì)數(shù)值為663時(shí)，行同步狀態(tài)機(jī)進(jìn)入行同步狀態(tài)h__sync,此時(shí)，行同步信號Hs輸出低電平;當(dāng)h__cnt的計(jì)數(shù)值為759時(shí)，狀態(tài)機(jī)即進(jìn)入行消隱后肩h　back狀態(tài)；在行狀態(tài)機(jī)為h__front、h__back狀態(tài)時(shí)，行消隱信號輸出低電平。當(dāng)h__cnt計(jì)數(shù)值為799時(shí)同步態(tài)入h__video狀態(tài)，同時(shí)，行計(jì)數(shù)器的同步行復(fù)位信號為高電平，使行計(jì)數(shù)器復(fù)位。

　　場狀態(tài)機(jī)v　state開始時(shí)進(jìn)入v　video狀態(tài)，對應(yīng)了每場的有效顯示行，場計(jì)數(shù)器v　cnt的計(jì)數(shù)值每行加1。當(dāng)場計(jì)數(shù)器的計(jì)數(shù)值到達(dá)479時(shí)，場狀態(tài)機(jī)翻轉(zhuǎn)，進(jìn)入場消隱前肩v__ront狀態(tài)；當(dāng)v__cnt的值為497時(shí)，狀態(tài)機(jī)v　state進(jìn)入場同步狀態(tài)v　sync，場同步信號Vs此時(shí)輸出低電平；當(dāng)v　cnt的值為499時(shí)，狀態(tài)機(jī)v　state進(jìn)入場消隱后肩v__back狀態(tài)；當(dāng)v　cnt的值為524時(shí)，狀態(tài)機(jī)v__state又翻轉(zhuǎn)進(jìn)入v　video狀態(tài)，同時(shí)輸出高電平到場計(jì)數(shù)器v__cnt的同步清零端使其清零。當(dāng)場狀態(tài)機(jī)v__state的狀態(tài)為v__Front、v__sync,、v__Back三種狀態(tài)時(shí)，場消隱信號輸出低電平，其余時(shí)刻為高電平。行、場消隱信號的邏輯與即為復(fù)合消隱信號。

4．2　彩條信號產(chǎn)生模塊
　　彩條信號產(chǎn)生模塊包括了彩條模式控制、豎彩條發(fā)生和橫彩條發(fā)生等三個(gè)模塊。豎彩條發(fā)生模塊根據(jù)行點(diǎn)數(shù)器h　cnt的計(jì)數(shù)值來產(chǎn)生彩條，其流程圖如圖5所示。它對行點(diǎn)數(shù)計(jì)數(shù)器的末五位數(shù)進(jìn)行判斷，每四條豎線生成一種豎彩條，共八種豎彩條，colorx的二進(jìn)制值為“1”表示像素應(yīng)發(fā)光，為“0”表示像素應(yīng)熄滅。橫彩條發(fā)生模塊與豎彩條發(fā)生模塊相似，它根據(jù)場行數(shù)計(jì)數(shù)器v　cnt的計(jì)數(shù)值來產(chǎn)生橫彩條，流程圖如圖6所示。每四條掃描線為一個(gè)彩條寬度，共八種橫彩條模式，colory的二進(jìn)制值為“1”表示該行的像素應(yīng)發(fā)光。

??? 彩條模式控制模塊有一個(gè)控制輸入端子，它通過下拉電阻接地，一個(gè)常開按鈕接電源。通過一個(gè)三進(jìn)制計(jì)數(shù)器mode對該輸入進(jìn)行計(jì)數(shù)，每當(dāng)按鈕被按下一次，計(jì)數(shù)器mode的值就加1。而計(jì)數(shù)器mode的值又決定著輸出的彩條信號的類型，當(dāng)mode為0時(shí)，輸出的彩條為豎彩條colorx〔〕；當(dāng)mode為1時(shí)，輸出橫彩條colory〔〕；當(dāng)mode為2時(shí)，輸出棋盤格彩條colorx〔〕與colory〔〕的邏輯或。當(dāng)然，在復(fù)合消隱信號為低電平時(shí)應(yīng)該屏蔽彩條信號輸出。
4．3　仿真結(jié)果及其說明
??? 以上各功能模塊在MAX＋PLUSII軟件中的仿真結(jié)果如圖7、圖8所示。圖中，SysClk信號是25．175MHz點(diǎn)時(shí)鐘信號，mode是彩條模式控制輸入信號，hs、vs分別是行、場同步信號輸出，cBlank是復(fù)合消隱信號輸入，r〔7．．0〕、g〔7．．0〕、b〔7．．0〕是八位的色彩輸出信號。

　　從圖7中可以看到，當(dāng)彩條模式控制信號mode出現(xiàn)了高電平脈沖之后，色彩信號r〔7．．0〕、g〔7．．0〕、b〔7．．0〕的值立即發(fā)生了變化。從圖7和圖8中還可以看出，復(fù)合消隱信號cBlank的行消隱期比行同步信號hs的低電平脈沖寬度要寬。從圖8中可以看到場同步狀態(tài)機(jī)的場消隱前肩v　front和消隱后肩v　back以及場消隱脈沖所占用的行數(shù)。
5　結(jié)束語
　　在設(shè)計(jì)彩色PDP樣機(jī)電路時(shí)，使用了美國Altera公司的FPGA來進(jìn)行圖像數(shù)據(jù)存儲(chǔ)和整理，以及產(chǎn)生驅(qū)動(dòng)電路所需要的各種控制波形。而在調(diào)試電路時(shí)，使用FPGA中多余的邏輯來產(chǎn)生VGA信號和彩條信號，所產(chǎn)生的信號穩(wěn)定可靠，為電路調(diào)試帶來了很多方便。
　　在實(shí)際應(yīng)用中，還可以對彩條信號產(chǎn)生模塊方便地進(jìn)行修改。比如，可以修改行、場計(jì)數(shù)器的判斷值來調(diào)整彩條的大小，增加控制信號的位數(shù)，以及增加延時(shí)跳變的功能，使輸出的彩條信號產(chǎn)生各種變化。這樣，既可以用于調(diào)試彩色PDP電路，也可以用來作為PDP顯示器的檢測信號源。
　　此外，與VGA信號類似，改變行、場狀態(tài)機(jī)的轉(zhuǎn)換值和行、場計(jì)數(shù)器的設(shè)置，還可以產(chǎn)生其他各種模式的圖像信號，以適應(yīng)不同分辨率圖像顯示的需要。
　　希望這些方法能為國內(nèi)的彩色PDP業(yè)界在電路研制方面起到一點(diǎn)拋磚引玉的作用。

1　董士海，張倪，肖磊等．EGA／VGA程序員手冊．北京：北京大學(xué)出版社，1999：389～394 a